一般的な信頼性レポート

マキシムプロセス信頼性レポート

PR-1 (PDF)
主要アプリケーションにおけるプラスチックパッケージ製品に対する需要の増加に対応するために、マキシムでは、SOPパッケージを含むプラスチックパッ ケージのための高信頼性スクリーニングフローシステムを開発しました。このフローでスクリーンされた製品は、MIL-STD-833でスクリーンされた ハーメチック製品では満足できないような高信頼性アプリケーションに使用することができます。バーンインおよびスクリーンされたSOPパッケージは、優れ た信頼性と共に基板面積の削減を実現します。このスクリーンには+125℃でのバーンイン、-55℃~+125℃での電気的スクリーン等、-883デバイ スと共通する条件も数多く含まれております。

RR-1G (PDF)
4つのグループから成り立つマキシムのアナログ製品用信頼性データ:標準メタルゲートCMOS (SMG)、中間電圧メタルゲートCMOS (MV)、シリコンゲートCMOS (SG)、バイポーラ(BIP)プロセス−1990年~1992年

RR-1H (PDF)
6つのウェハ工程から成り立つマキシムのアナログ製品用信頼性データ:(1) 標準メタルゲートCMOS (SMG)、(2) 中間電圧メタルゲートCMOS (MV)、(3) 中間電圧シリコンゲートCMOS (MV2)、(4) 3µmシリコンゲートCMOS (SG3)、(5) 5µmシリコンゲートCMOS (SG5)、(6) バイポーラ(BIP)プロセス−1990年1月~1994年1月

RR-1I (PDF)
7つのウェハ工程から成り立つマキシムのアナログ製品用信頼性データ:(1) 標準メタルゲートCMOS (SMG)、(2) 中間電圧メタルゲートCMOS (MV)、(3) 中間電圧シリコンゲートCMOS (MV2)、(4) 3µmシリコンゲートCMOS (SG3)、(5) 5µmシリコンゲートCMOS (SG5)、(6) 1.2µmシリコンゲートCMOS、(7) バイポーラ(BIP)プロセス−1994年

RR-1J (PDF)
6つのウェハ工程から成り立つマキシムのアナログ製品用信頼性データ:(1) 標準メタルゲートCMOS (SMG)、(2) 中間電圧メタルゲートCMOS (MV)、(3) 中間電圧シリコンゲートCMOS (MV2)、(4) 3µmシリコンゲートCMOS (SG3)、(5) 5µmシリコンゲートCMOS (SG5)、(6) バイポーラ(BIP)プロセス−1995年

RR-1K (PDF)
7つのウェハ工程から成り立つマキシムのアナログ製品用信頼性データ:(1) 標準メタルゲートCMOS (SMG)、(2) 中間電圧メタルゲートCMOS (MV1)、(3) 中間電圧シリコンゲートCMOS (MV2)、(4) 3µmシリコンゲートCMOS (SG3)、(5) 5µmシリコンゲートCMOS (SG5)、(6) 1.2µmシリコンゲートCMOS、(7) バイポーラ(BIP)プロセス−1996年

RR-1L (PDF)
7つのウェハ工程から成り立つマキシムのアナログ製品用信頼性データ:(1) 標準メタルゲートCMOS (SMG)、(2) 中間電圧メタルゲートCMOS (MV1)、(3) 中間電圧シリコンゲートCMOS (MV2)、(4) 3µmシリコンゲートCMOS (SG3)、(5) 5µmシリコンゲートCMOS (SG5)、(6) 1.2µmシリコンゲートCMOS (SG1.2)、(7) バイポーラ(BIP)プロセス−1997年~1998年

RR-1M (PDF)
9つのウェハ工程から成り立つマキシムのアナログ製品用信頼性データ:(1) 標準メタルゲートCMOS (SMG)、(2) 中間電圧メタルゲートCMOS (MV1)、(3) 中間電圧シリコンゲートCMOS (MV2)、(4) 3µmシリコンゲートCMOS (SG3)、(5) 5µmシリコンゲートCMOS (SG5)、(6) 1.2µmシリコンゲートCMOS (SG1.2)、(7) 0.8µmシリコンゲートCMOS、(8) 0.6µmシリコンゲートCMOS、(9) バイポーラ(BIP)プロセス−1999年~2000年

RR-1N (PDF)
10のウェハ工程から成り立つマキシムのアナログ製品用信頼性データ:(1) 標準メタルゲートCMOS (SMG)、(2) 中間電圧メタルゲートCMOS (M6HV)、(3) 中間電圧シリコンゲートCMOS (S5HV)、(4) 5µmシリコンゲートCMOS (SG5)、(5) 3µmシリコンゲートCMOS (S3)、(6) 1.2µmシリコンゲートCMOS (S12)、(7) 0.8µmシリコンゲートCMOS (S8)、(8) 0.6µmシリコンゲートCMOS (S6)、(9) 80VバイポーラCMOS DMOS (BCD80)、(10) 1.2µm BiCMOS (HV3)−2001年~2002年

RR-2B (PDF)
エポキシ表面実装パッケージのみにおける広範囲の信頼性ストレステストの結果を含む、マキシムの表面実装デバイス用信頼性データ−1991年以降

RR-2C (PDF)
エポキシ表面実装パッケージのみにおける広範囲の信頼性ストレステストの結果を含む、マキシムの表面実装デバイス用信頼性データ−1995年以降

RR-B1A (PDF)
4つの主なウェハ工程から成り立つマキシムの高周波バイポーラおよびディジタル製品用信頼性データ:(1) SHPi、9.3GHz 2層バイポーラ、(2) GST-1、12GHz 3層バイポーラ、(3) GST-2、27GHz 3層バイポーラ、(4) CPi、9.3GHz 2層(コンプリメンタリ・バーティカルPNPデバイス、5.5GHzを含む)−1994年6月1日~1995年7月1日

RR-B2A (PDF)
5つの主なウェハ工程から成り立つマキシムの高周波バイポーラアナログおよびディジタル製品用信頼性データ:(1) SHPi、9.3GHz 2層バイポーラ、(2) GST-1、12GHz 3層バイポーラ、(3) GST-2、27GHz 3層バイポーラ、(4) CPi、9.3GHz 2層(コンプリメンタリ・バーティカルPNPデバイス、5.5GHzを含む)、(5) CB2、9.4GHz 2層(コンプリメンタリ・バーティカルPNPデバイス、8.7GHzを含む)−1994年6月1日~1997年1月1日

RR-B3A (PDF)
8つの主なウェハ工程から成り立つマキシムの高周波バイポーラアナログおよびディジタル製品用信頼性データ:(1) GST-1、12GHz 3層バイポーラ、(2) GST-2、27GHz 3層バイポーラ、(3) GST-3 SiGe HBTバイポーラ、(4) GST-4 SiGe HBT BiCMOS、(5) CPi、9.3GHz 2層(コンプリメンタリ・バーティカルPNPデバイス、5.5GHzを含む)、(6) CB2、9.4GHz 2層(コンプリメンタリ・バーティカルPNPデバイス、8.7GHzを含む)、(7) CB3デュアルポリエミッタコンプリメンタリバイポーラ、(8) MB1デュアルポリエミッタ0.8マイクロンBiCMOS−1997年1月1日~2003年1月1日