DS31256

256チャネル、高スループットHDLCコントローラ

最大60個のT1または64個のE1データストリームまたは2個のT3データストリームを処理可能な、256チャネルHDLCコントローラ


製品の特定バージョンの最新供給状況はこちらでご確認ください。

説明

DS31256は、最大60のT1または64のE1データストリーム、もしくは2つのT3データストリームを処理できる256チャネルのHDLCコントローラです。16個の各物理ポートは、1、2、または4つのT1またはE1データストリームを処理することができます。DS31256は、レイヤ1、HDLC処理、FIFO、DMA、PCIバス、およびローカルバスの各ブロックで構成されています。

チャネル化モードでは最大8.192Mbps、非チャネル化モードでは最大10Mbpsの速度で動作可能な16個のHDLCエンジン(各ポートごとに1個)があります。また、DS31256は、ポート0、1、および2の3ポートのみで動作する3個の高速HDLCエンジンも備えています。これらは、最大52Mbpsで動作可能です。
DS31256:ブロックダイアグラム DS31256:ブロックダイアグラム 拡大表示+

主な特長

  • 256の独立した双方向HDLCチャネル
  • 最大132Mbpsフルデュープレックススループット
  • 最大60のT1または64のE1データストリームをサポート
  • チャネル化または非チャネル化動作に独立して設定できる16個の物理ポート(16のTxおよび16のRx)
  • 3個の高速(52Mbps)ポート、他のポートは10Mbpsまでの速度(非チャネル化)
  • チャネル化ポートは各々、1、2、または4つのT1またはE1ラインを処理可能
  • 両方向のチャネル毎DS0ループバック
  • ポートレベルのオーバサブスクリプション
  • 透過モードをサポート
  • 自動エラー挿入機能付き、ビットエラーレートテスタ(BERT)
  • BERT機能は任意のHDLCチャネル、または任意のポートに割り当て可能
  • 受信と送信の両方向で大容量の16kB FIFO
  • 高効率のスキャタ/ギャザDMAがメモリ効率を最大化
  • 受信データパケットにタイムスタンプ
  • 送信パケット優先順位設定
  • V.54ループバックコード検出器
  • ローカルバスにより、PCIブリッジまたはローカルアクセスが可能
  • Intel社またはMotorola社バス信号をサポート
  • DS3134に遡及対応
  • 33MHz、32ビットPCI (V2.1)インタフェース
  • 5V許容のI/O付き3.3V低電力CMOS
  • IEEE 1149.1サポートのJTAG
  • 256ピン、プラスチックBGA (27mm x 27mm)


PDFフルデータシートの6ページにその他機能記載。

アプリケーション/用途

  • チャネル化およびクリアチャネル(非チャネル化) T1/E1およびT3/E3
  • 高密度フレームリレーアクセス
  • 高密度V.35
  • マルチリンクPPPサポート付きルータ
  • SONET/SDH EOC/ECC終端
  • トリプルHSSI
  • xDSLアクセスマルチプレクサ(DSLAM)

技術資料

アプリケーションノート 3818 Enabling Fractional-T1 (FT1) Loopback Detection on the DS31256
アプリケーションノート 3760 Interleaved Bus Operation
アプリケーションノート 3475 DS31256 PCI Bus Utilization
アプリケーションノート 3347 DS31256 Unchannelized T3/E3/HSSI/VDSL Port Configuration for Bridge Mode Applications
アプリケーションノート 3345 Examples of DS31256 Applications
アプリケーションノート 3344 DS31256 -- T3/E3 MUX/DS3112 Hardware Connections
アプリケーションノート 3259 DS31256あとがき―レジスタダンプのコード例
アプリケーションノート 3071 Internal Test Registers for the DS31256
アプリケーションノート 2872 HDLCコントローラDS31256のステップバイステップの設定-ブリッジモード
アプリケーションノート 2871 HDLCコントローラDS31256のステップバイステップの設定-コンフィギュレーションモード
アプリケーションノート 2867 Initialization Steps for the DS31256
アプリケーションノート 399 DS31256 Loopback Modes
アプリケーションノート 392 DS31256 Gapped Clock Applications
アプリケーションノート 390 DS31256 and T1/E1 Interface

品質および環境データ

製品の信頼性レポート: DS31256.pdf 
鉛フリーパッケージの錫(Sn)のウィスカレポート
デバイス   ウェハープロセス   プロセス技術   サンプルサイズ   不合格   FIT (25°C)   FIT (55°C)  

注: 不良率はプロセス技術ごとにまとめられ、関連する型番にマッピングされます。 不良率はテストされたユニット数に大きく依存します。

品質管理システム >
環境管理システム >

 
Status:
Package:
Temperature:

関連リソース


MAX20340
双方向DC電力線通信マネージメントIC

  • PLC用の小型、簡素なソリューション
  • 柔軟な構成
  • 小型ソリューション


種類 ID PDF タイトル
アプリケーションノート 3818 Enabling Fractional-T1 (FT1) Loopback Detection on the DS31256
アプリケーションノート 3760 Interleaved Bus Operation
アプリケーションノート 3475 DS31256 PCI Bus Utilization
アプリケーションノート 3347 DS31256 Unchannelized T3/E3/HSSI/VDSL Port Configuration for Bridge Mode Applications
アプリケーションノート 3345 Examples of DS31256 Applications
アプリケーションノート 3344 DS31256 -- T3/E3 MUX/DS3112 Hardware Connections
アプリケーションノート 3259 DS31256あとがき―レジスタダンプのコード例
アプリケーションノート 3071 Internal Test Registers for the DS31256
アプリケーションノート 2872 HDLCコントローラDS31256のステップバイステップの設定-ブリッジモード
アプリケーションノート 2871 HDLCコントローラDS31256のステップバイステップの設定-コンフィギュレーションモード
アプリケーションノート 2867 Initialization Steps for the DS31256
アプリケーションノート 399 DS31256 Loopback Modes
アプリケーションノート 392 DS31256 Gapped Clock Applications
アプリケーションノート 390 DS31256 and T1/E1 Interface