DS26503

T1/E1/J1 BITSエレメント


製品の特定バージョンの最新供給状況はこちらでご確認ください。

説明

DS26503は、BITS (ビル内統合タイミング供給)クロック回復素子です。このデバイスは、基本的なT1/E1トランシーバとしても機能します。レシーバ部分は、T1、E1、および6312kHzの同期タイミングインタフェースからクロックを回復することができます。T1とE1モードでは、SSM (同期ステータスメッセージ)も回復することができます。送信部分は、T1またはE1インタフェースに直接接続可能で、さらにT1とE1モードではSSMを供給することができます。DS26503は、サポートする任意の入力同期クロックレートとサポートする任意の出力レートとの間で変換を行うことができます。6312kHzのクロックを供給するために個別の出力が用意されています。このデバイスは、パラレル、シリアル、またはハードウェアのコントローラポートによって制御されます。
DS26503:ブロックダイアグラム DS26503:ブロックダイアグラム 拡大表示+

主な特長

  • G.703 2048kHzの同期インタフェースに対応
  • G.703 6312kHzの日本の同期インタフェースに対応
  • 標準のT1/J1 (1.544MHz)とE1 (2.048MHz)にインタフェース
  • CMI符号化T1/J1とE1にインタフェース
  • 短距離および長距離のラインインタフェース
  • メッセージ認証付きT1とE1のSSMメッセージの送受信
  • バイパスモードを備えたT1/E1ジッタ減衰器
  • 完全に独立した送信と受信の機能
  • 75Ω/100Ω/110Ω/120Ω用のソフトウェアで選択可能な受信側と送信側の内部終端
  • ブリッジングアプリケーション用のモニタモード
  • 16.384MHz、12.8MHz、8.192MHz、4.096MHz、2.048MHz、または1.544MHzのマスタクロック入力が可能
  • 8ビットのパラレル制御ポート(多重化または非多重化、Intel社またはMotorola社)
  • シリアル(SPI)制御ポート
  • ハードウェア制御モード
  • ハードウェア出力端子によるLOS、AIS、およびLOFの表示
  • 保護スイッチング用のデバイス端子による高速トランスミッタ出力のディセーブル
  • IEEE® 1149.1 JTAGバウンダリスキャン
  • 電源電圧:3.3V (入出力耐性は5V)

アプリケーション/用途

  • 基本トランシーバ
  • BITSタイミング
  • 速度変換

技術資料

アプリケーションノート 6542 Register Configuration for DS26504
アプリケーションノート 6352 Design Considerations for Using the DS26504 Jitter Attenuator
アプリケーションノート 370 Using RCLK in a BITS/SSU Application
アプリケーションノート 324 T1/E1 Network Interface Design

品質および環境データ

製品の信頼性レポート: DS26503.pdf 
鉛フリーパッケージの錫(Sn)のウィスカレポート

その他リソース

DS26503DKのデザインキット

ツールおよびモデル

  • DS26503 BSDLモデル
  • DS26503 IBISモデル
  • デバイス   ウェハープロセス   プロセス技術   サンプルサイズ   不合格   FIT (25°C)   FIT (55°C)  

    注: 不良率はプロセス技術ごとにまとめられ、関連する型番にマッピングされます。 不良率はテストされたユニット数に大きく依存します。

    品質管理システム >
    環境管理システム >

     
    Status:
    Package:
    Temperature:

    関連リソース


    MAX20340
    双方向DC電力線通信マネージメントIC

    • PLC用の小型、簡素なソリューション
    • 柔軟な構成
    • 小型ソリューション


    種類 ID PDF タイトル
    アプリケーションノート 6542 Register Configuration for DS26504
    アプリケーションノート 6352 Design Considerations for Using the DS26504 Jitter Attenuator
    アプリケーションノート 370 Using RCLK in a BITS/SSU Application
    アプリケーションノート 324 T1/E1 Network Interface Design