DS2172

ビットエラーレートテスタ(BERT)


製品の特定バージョンの最新供給状況はこちらでご確認ください。

説明

The DS2172 Bit Error Rate Tester (BERT) is a software-programmable test pattern generator, receiver, and analyzer capable of meeting the most stringent error performance requirements of digital transmission facilities. Two categories of test pattern generation (pseudorandom and repetitive) conform to CCITT/ITU O.151, O.152, O.153, and O.161 standards. The DS2172 operates at clock rates ranging from DC to 52MHz. This wide range of operating frequency allows the DS2172 to be used in existing and future test equipment, transmission facilities, switching equipment, multiplexers, DACs, routers, bridges, CSUs, DSUs, and CPE equipment.

The DS2172 user-programmable pattern registers provide the unique ability to generate loopback patterns required for T1, Fractional-T1, Smart Jack, and other test procedures. Hence, the DS2172 can initiate the loopback, run the test, check for errors, and finally deactivate the loopback.

The DS2172 consists of four functional blocks: the pattern generator, pattern detector, error counter, and control interface. The DS2172 can be programmed to generate any pseudorandom pattern with length up to 232-1 bits (see table 5, note 9 in data sheet) or any user-programmable bit pattern from 1 to 32 bits in length. Logic inputs can be used to configure the DS2172 for applications requiring gap clocking such as Fractional-T1, Switched-56, DDS, normal framing requirements, and per-channel test procedures. In addition, the DS2172 can insert single or 10-1 to 10-7 bit errors to verify equipment operation and connectivity.
DS2172:ファンクションブロックダイアグラム DS2172:ファンクションブロックダイアグラム 拡大表示+

主な特長

  • Generates/detects digital bit patterns for analyzing, evaluating, and troubleshooting digital communications systems
  • Operates at speeds from DC to 52MHz
  • Programmable polynomial length and feedback taps for generation of any other pseudorandom pattern up to 32 bits in length including: 26-1, 29-1, 211-1, 215-1, 220-1, 223-1, and 232-1
  • Programmable user-defined pattern and length for generation of any repetitive pattern up to 32 bits in length
  • Large 32-bit error count and bit count registers
  • Software-programmable bit-error insertion
  • Fully independent transmit and receive sections
  • 8-bit parallel control port
  • Detects test patterns with bit error rates up to 10-2

技術資料

アプリケーションノート 2706 Bit Error Rate Testing the DS314x Series of DS3/E3 Framers
アプリケーションノート 375 Interfacing User Devices and the DST1E1DK SCT Design Kit
アプリケーションノート 334 DS2172 BERT Interface to all Dallas Framers and Transceivers
アプリケーションノート 333 DS2172 Pattern Synchronization
アプリケーションノート 332 DS2172 Simplified Receiver Operation

品質および環境データ

製品の信頼性レポート: DS2172.pdf 
鉛フリーパッケージの錫(Sn)のウィスカレポート
デバイス   ウェハープロセス   プロセス技術   サンプルサイズ   不合格   FIT (25°C)   FIT (55°C)  

注: 不良率はプロセス技術ごとにまとめられ、関連する型番にマッピングされます。 不良率はテストされたユニット数に大きく依存します。

品質管理システム >
環境管理システム >

 
Status:
Package:
Temperature:

関連リソース


MAX5871
16ビット、5.9Gsps補間および変調RF DAC、JESD204Bインタフェース内蔵

  • RF設計を簡素化し新しいワイヤレス通信アーキテクチャを実現
  • ダイレクトRF合成:帯域幅600MHz、最大2.8GHz
  • 高い柔軟性と設定自由度


種類 ID PDF タイトル
アプリケーションノート 2706 Bit Error Rate Testing the DS314x Series of DS3/E3 Framers
アプリケーションノート 375 Interfacing User Devices and the DST1E1DK SCT Design Kit
アプリケーションノート 334 DS2172 BERT Interface to all Dallas Framers and Transceivers
アプリケーションノート 333 DS2172 Pattern Synchronization
アプリケーションノート 332 DS2172 Simplified Receiver Operation