先頭に戻る

CMOS入力、14ビット、500Msps、補間および変調デュアルDAC

製品の詳細

主な特長

アプリケーション/用途

Parametric specs for High-Speed DACs (≥ 1MHz)
Resolution (bits) 14
# Channels 2
fCLK (Msps) 500
SFDR (dBc) (@ fOUT) 90 @ 10MHz
DNL (±LSB) 0.5
INL (±LSB) 1
IOUT (mA) 20
PDISS (mW) 896
Interface Parallel
VSUPPLY (V) 3.3
Package/Pins QFN/68
Budgetary
Price (See Notes)
20.98
全て表示する

簡易ブロック図

サポートとトレーニング

技術質問への回答についてはナレッジベースで検索ください。

絞り込まれた検索

マキシムでは、お客様の技術的質問にお答えするため、アプリケーションエンジニアの専任チームも配置しています。 サポートセンター をご利用ください。

パラメーター

Parametric specs for High-Speed DACs (≥ 1MHz)
Resolution (bits) 14
# Channels 2
fCLK (Msps) 500
SFDR (dBc) (@ fOUT) 90 @ 10MHz
DNL (±LSB) 0.5
INL (±LSB) 1
IOUT (mA) 20
PDISS (mW) 896
Interface Parallel
VSUPPLY (V) 3.3
Package/Pins QFN/68
Budgetary
Price (See Notes)
20.98

主な特長

  • ACLR:74dB (fOUT = 61.44MHzにおいて) (シングルキャリアWCDMA)
  • 3G UMTS、cdma2000®、GSMスペクトルマスクに準拠(fOUT = 122MHzにおいて)
  • ノイズスペクトル密度 = -154dBFS/Hz (fOUT = 16MHzにおいて)
  • SFDR:91dBc、低IF周波数(10MHz)において
  • SFDR:88dBc、高IF周波数(50MHz)において
  • 低電力:886mW (fCLK = 250MHzにおいて)
  • ユーザプログラマブル
    • 2倍、4倍、または8倍を選択可能な補間フィルタ:
      • 通過帯域リップルが0.01dB未満
      • 阻止帯域除去が99dB超
    • Real (実数)またはComplex (複素)を選択可能な変調器動作
    • 選択可能な変調器LO周波数:OFF、fIM/2、またはfIM/4
    • 選択可能な出力フィルタ:ローパスまたはハイパス
    • チャネル利得およびオフセット調整
  • EVキット入手可能(MAX5894EVKITを注文してください)

アプリケーション/用途

  • アナログ直交変調アーキテクチャ
  • 基地局:3G UMTS、CDMA、およびGSM
  • ブロードバンドケーブルインフラ
  • ブロードバンドワイヤレストランスミッタ
  • 計測および自動試験装置(ATE)

説明

MAX5894はプログラマブルな補間、変調、500Msps、デュアルディジタル-アナログコンバータ(DAC)で、優れたダイナミック性能を発揮して、高性能、広帯域、シングルキャリア伝送アプリケーションに最適化されています。このデバイスは、単一集積回路に2倍/4倍/8倍を選択可能な補間フィルタ、ディジタル直交変調器、およびデュアル14ビット高速DACを内蔵しています。30MHzの出力周波数と500Mspsの更新レートにおいて帯域内SFDRは86dBc、消費電力は1.1Wです。また、このデバイスは61.44MHzの出力周波数において、2キャリアWCDMAの場合、73dBのACLRを提供します。

選択可能な補間フィルタによって、高いDAC更新レートを利用しつつ、低い入力データレートを可能とします。これらのリニア位相補間フィルタを通じて再生フィルタの要件が緩和され、通過帯域のダイナミック性能が向上します。オフセットおよび利得を個別に設定可能であるため、アナログ直交変調器によって生成される局部発振器(LO)フィードスルーと側波帯抑制誤差を較正して除去することができます。

MAX5894は、fIM/4のディジタルイメージ除去変調器を備えています。この変調器は直交変調IF信号を生成し、この信号をアナログI/Q変調器に供給し、アップコンバージョンプロセスを遂行することができます。別のディジタル変調モードでは、fIM/2またはfIM/4のイメージペアを使って信号を周波数変換することができます。

MAX5894は標準の1.8V CMOS、3.3V耐圧データ入力バスを備え、インタフェースが容易です。モード設定用に3.3VのSPI™ポートが用意されています。プログラマブルモードには、2倍/4倍/8倍の補間フィルタ、イメージ除去付きのfIM/2、fIM/4のディジタル直交変調またはディジタル直交変調なし、チャネル利得/オフセットの調整、およびオフセットバイナリまたは2の補数のデータインタフェースの選択などがあります。

ピンコンパチブルの12および16ビットデバイスも入手可能です。12ビットバージョンについてはMAX5893のデータシートを、16ビットバージョンについてはMAX5895のデータシートを参照してください。

ピンコンパチブル、12/14/16ビット高速DACファミリの全リストは、パラメトリック表を参照してください。

簡易ブロック図

MAX5894:簡易ダイアグラム MAX5894:簡易ダイアグラム Zoom icon

サポートとトレーニング

技術質問への回答についてはナレッジベースで検索ください。

絞り込まれた検索

マキシムでは、お客様の技術的質問にお答えするため、アプリケーションエンジニアの専任チームも配置しています。 サポートセンター をご利用ください。