/
/
/
/
デジタル-アナログコンバータ(DAC) 
/
先頭に戻る
MyMaxim のご登録製品の詳細
主な特長
アプリケーション/用途
Parametric specs for High-Speed DACs (≥ 1MHz)
| Resolution (bits) | 12 |
| # Channels | 2 |
| fCLK (Msps) | 500 |
| SFDR (dBc) (@ fOUT) | 88 @ 10MHz |
| DNL (±LSB) | 0.5 |
| INL (±LSB) | 1 |
| PDISS (mW) | 511 |
| Interface | Parallel |
| VSUPPLY (V) | 3.3 |
| Package/Pins | QFN/68 |
| Budgetary Price (See Notes) | 17.58 |
非表示にする
簡易ブロック図
Technical Docs
| データシート | CMOS入力、12ビット、500Msps補間および変調デュアルDAC | Dec 16, 2008 |
パラメーター
Parametric specs for High-Speed DACs (≥ 1MHz)
| Resolution (bits) | 12 |
| # Channels | 2 |
| fCLK (Msps) | 500 |
| SFDR (dBc) (@ fOUT) | 88 @ 10MHz |
| DNL (±LSB) | 0.5 |
| INL (±LSB) | 1 |
| PDISS (mW) | 511 |
| Interface | Parallel |
| VSUPPLY (V) | 3.3 |
| Package/Pins | QFN/68 |
| Budgetary Price (See Notes) | 17.58 |
主な特長
- ACLR：72dB (fOUT = 61.44MHz時) (シングルキャリアWCDMA)
- 3G UMTS、cdma2000®、GSMスペクトルマスクに準拠(fOUT = 122MHz時)
- ノイズスペクトル密度 = -151dBFS/Hz (fOUT = 16MHz時)
- SFDR：90dBc、低IF周波数(10MHz)において
- SFDR：86dBc、高IF周波数(50MHz)において
- 低電力：511mW (fCLK=100MHz時)
- ユーザプログラマブル
- 2倍、4倍、または8倍を選択可能な補間フィルタ
- 通過帯域リップル：0.01dB以下
- 阻止帯域除去：99dB以上
- Real (実)またはComplex (複合)を選択可能な変調器動作
- 選択可能な変調器LO周波数：OFF、fIM/2、またはfIM/4
- 選択可能な出力フィルタ：ローパスまたはハイパス
- チャネル利得/オフセット調整
- 2倍、4倍、または8倍を選択可能な補間フィルタ
- 評価キットも提供(MAX5893EVKITを注文してください)
アプリケーション/用途
- アナログ直交変調アーキテクチャ
- 基地局：3G UMTS、CDMA、およびGSM
- ブロードバンドケーブルインフラ
- ブロードバンドワイヤレストランスミッタ
- 計測および自動試験装置(ATE)
説明
MAX5893はプログラマブルな補間、変調、500Mspsのデュアルディジタル-アナログコンバータ(DAC)で、優れたダイナミック性能を提供し、高性能、広帯域、シングルキャリア伝送アプリケーションに最適化されています。このデバイスは、単一集積回路に2倍/4倍/8倍を選択可能な補間フィルタ、ディジタル直交変調器、およびデュアル12ビット高速DACを内蔵しています。30MHzの出力周波数と500Mspsの更新速度において帯域内SFDRは84dBcで、消費電力は1.1Wです。また、このデバイスは、61.44MHzの出力周波数でシングルキャリアWCDMAの場合、72dBの ACLRを提供します。
選択可能な補間フィルタによって、高いDAC更新速度を利用しつつ、入力データレートを低下させることができます。これらのリニア位相補間フィルタによって、再生フィルタの要件が緩和され、通過帯域のダイナミック性能が向上します。オフセットと利得が独立に調整可能であるため、アナログ直交変調器によって発生する局部発振器(LO)フィードスルーと、側波帯抑制誤差を較正することができます。
MAX5893は、fIM/4のディジタルイメージリジェクト変調器を備えています。この変調器は直交変調IF信号を生成し、この信号をアナログI/Q変調器に供給し、アップコンバージョンプロセスを遂行することができます。別のディジタル変調モードでは、fIM/2またはfIM/4でイメージペアによって信号を周波数変換することができます。
MAX5893は標準の1.8V CMOS、3.3V耐圧データ入力バスを備え、インタフェースを簡素化します。モード設定用に3.3VのSPI™ポートが提供されています。プログラマブルモードには、2倍/4倍/8倍の補間フィルタ、イメージ除去付きのfIM/2、 fIM/4のディジタル直交変調またはディジタル直交変調なし、チャネル利得/オフセットの調整、およびオフセットバイナリまたは2の補数のデータインタフェースの選択などがあります。
ピンコンパチブルの14ビットおよび16ビットデバイスも入手可能です。14ビットバージョンについてはMAX5894のデータシートを、16ビットバージョンについてはMAX5895のデータシートを参照してください。
ピンコンパチブル、12/14/16ビット高速DACファミリの全リストは、パラメトリック表を参照してください。
選択可能な補間フィルタによって、高いDAC更新速度を利用しつつ、入力データレートを低下させることができます。これらのリニア位相補間フィルタによって、再生フィルタの要件が緩和され、通過帯域のダイナミック性能が向上します。オフセットと利得が独立に調整可能であるため、アナログ直交変調器によって発生する局部発振器(LO)フィードスルーと、側波帯抑制誤差を較正することができます。
MAX5893は、fIM/4のディジタルイメージリジェクト変調器を備えています。この変調器は直交変調IF信号を生成し、この信号をアナログI/Q変調器に供給し、アップコンバージョンプロセスを遂行することができます。別のディジタル変調モードでは、fIM/2またはfIM/4でイメージペアによって信号を周波数変換することができます。
MAX5893は標準の1.8V CMOS、3.3V耐圧データ入力バスを備え、インタフェースを簡素化します。モード設定用に3.3VのSPI™ポートが提供されています。プログラマブルモードには、2倍/4倍/8倍の補間フィルタ、イメージ除去付きのfIM/2、 fIM/4のディジタル直交変調またはディジタル直交変調なし、チャネル利得/オフセットの調整、およびオフセットバイナリまたは2の補数のデータインタフェースの選択などがあります。
ピンコンパチブルの14ビットおよび16ビットデバイスも入手可能です。14ビットバージョンについてはMAX5894のデータシートを、16ビットバージョンについてはMAX5895のデータシートを参照してください。
ピンコンパチブル、12/14/16ビット高速DACファミリの全リストは、パラメトリック表を参照してください。
Technical Docs
| データシート | CMOS入力、12ビット、500Msps補間および変調デュアルDAC | Dec 16, 2008 |
見積もり請求