製品の詳細
主な特長
アプリケーション/用途
Resolution (bits) | 12 |
# Channels | 1 |
Interface | Serial - SPI |
Output Type | Current- Buffered |
Reference | Ext. |
INL (±LSB) (max) | 1 |
Supply Range (V) (min) | 4.5 |
Supply Range (V) (max) | 5.5 |
ICC (mA) (max) | 0.5 |
Settling Time (µs) (typ) | 0.08 |
Package/Pins | PDIP/8 UMAX/10 |
Oper. Temp. (°C) | -40 to +85 0 to +70 |
Budgetary Price (See Notes) | 7.03 |
簡易ブロック図
Technical Docs
データシート | +3V/+5V、12ビット、シリアル、乗算型DAC、10ピンµMAXパッケージ | Apr 16, 2004 | |
アプリケーションノート | Selectable-Range Current Loop | ||
アプリケーションノート | How Signal Chains and PLCs Impact Our Lives | ||
アプリケーションノート | 稲妻または静電気スパークによる損傷—それは身長で決まります! |
サポートとトレーニング
技術質問への回答についてはナレッジベースで検索ください。
絞り込まれた検索マキシムでは、お客様の技術的質問にお答えするため、アプリケーションエンジニアの専任チームも配置しています。 サポートセンター をご利用ください。
サンプルについて:
サンプルは、外部のADI Sample Siteでのご注文となります。選択したパーツはSample Siteログイン後、カートに引き継がれます。Sample Siteを初めて使用する際は、アカウント登録をお願いいたします。Sample Siteに関するご質問は、SampleSupport@analog.comまでお問合せください。
パラメーター
Resolution (bits) | 12 |
# Channels | 1 |
Interface | Serial - SPI |
Output Type | Current- Buffered |
Reference | Ext. |
INL (±LSB) (max) | 1 |
Supply Range (V) (min) | 4.5 |
Supply Range (V) (max) | 5.5 |
ICC (mA) (max) | 0.5 |
Settling Time (µs) (typ) | 0.08 |
Package/Pins | PDIP/8 UMAX/10 |
Oper. Temp. (°C) | -40 to +85 0 to +70 |
Budgetary Price (See Notes) | 7.03 |
主な特長
- 単一電源動作:
- +4.5V~+5.25V (MAX551)
- +2.7V~+3.6V (MAX552)
- シリアルインタフェース:12.5MHz、3線式
- SPI/QSPIおよびMICROWIREコンパチブル
- パワーオンリセットでDAC出力をゼロにクリア
- 非同期クリア入力でDAC出力をゼロにクリア
- 単一電源で電圧モードまたはバイポーラモード動作
- フォトカプラに直接インタフェースするためのシュミットトリガディジタル入力
- 消費電流:0.4µA
- パッケージ:10ピンµMAX
アプリケーション/用途
- µP制御システム
- 自動キャリブレーション
- デジタル制御フィルタ
- 利得調整
- 動作制御システム
- プロセス制御I/O基板
- プログラマブルアンプ/アッテネータ
- トランスデューサドライバ
説明
SPI™/QSPI™およびMICROWIRE™対応の3線式シリアルインタフェースは、パラレルインタフェースと比べて省スペース、省電力となっています。MAX551/MAX552は、12ビット入力レジスタおよび12ビットDACレジスタ付きのダブルバッファ付インタフェースロジックを備えています。DACレジスタ内のデータによって、DAC出力電圧がセットされます。データは、シリアルインタフェースを通じて入力レジスタにロードされます。アクティブローLOAD入力によりデータは入力レジスタからDACレジスタに転送され、DAC出力電圧が更新されます。MAX551/MAX552は、8ピンDIPパッケージまたは省スペースの10ピンµMAXパッケージで提供されています。µMAXパッケージは、非同期クリア(/CLR)入力を備えています。この入力をGNDに引き下げると、全てのDACレジスタがクリアされ、出力電圧が0Vに設定されます。
Technical Docs
データシート | +3V/+5V、12ビット、シリアル、乗算型DAC、10ピンµMAXパッケージ | Apr 16, 2004 | |
アプリケーションノート | Selectable-Range Current Loop | ||
アプリケーションノート | How Signal Chains and PLCs Impact Our Lives | ||
アプリケーションノート | 稲妻または静電気スパークによる損傷—それは身長で決まります! |
サポートとトレーニング
技術質問への回答についてはナレッジベースで検索ください。
絞り込まれた検索マキシムでは、お客様の技術的質問にお答えするため、アプリケーションエンジニアの専任チームも配置しています。 サポートセンター をご利用ください。
サンプルについて:
サンプルは、外部のADI Sample Siteでのご注文となります。選択したパーツはSample Siteログイン後、カートに引き継がれます。Sample Siteを初めて使用する際は、アカウント登録をお願いいたします。Sample Siteに関するご質問は、SampleSupport@analog.comまでお問合せください。