製品の詳細
主な特長
アプリケーション/用途
簡易ブロック図
Technical Docs
データシート | パラレルインタフェース付き、オクタル(8回路)、13ビット電圧出力DAC | Nov 06, 2006 |
サポートとトレーニング
技術質問への回答についてはナレッジベースで検索ください。
絞り込まれた検索マキシムでは、お客様の技術的質問にお答えするため、アプリケーションエンジニアの専任チームも配置しています。 サポートセンター をご利用ください。
サンプルについて:
サンプルは、外部のADI Sample Siteでのご注文となります。選択したパーツはSample Siteログイン後、カートに引き継がれます。Sample Siteを初めて使用する際は、アカウント登録をお願いいたします。Sample Siteに関するご質問は、SampleSupport@analog.comまでお問合せください。
主な特長
- 調整なしでフル13ビット性能
- 単一パッケージに8つのDACを内蔵
- バッファ付電圧出力
- 電圧スイング:0V~8.192V
- 出力セトリング時間:22µs
- 最大10,000pFの容量性負荷を駆動
- 低出力グリッチ:30mV
- 低消費電流:10mA (typ)
- 小型パッケージ:44ピンMQFP
- ダブルバッファ付きのディジタル入力
- 非同期負荷により全てのDACを同時に更新
- 非同期/CLRにより、全てのDACを強制的にDUTGND電位に変更
アプリケーション/用途
- 任意関数発生器
- 自動試験装置(ATE)
- アビオニクスおよび軍事用システム
- デジタル利得およびオフセット制御
- 産業用プロセス制御
- 最小部品点数のアナログシステム
- SONETアプリケーション
説明
MAX5270は、13ビットパラレルデータバス付きのダブルバッファ付きインタフェースロジックを備えています。各DACは入力ラッチとDACラッチを持っています。DACラッチのデータが出力電圧を設定します。8つの入力ラッチは3つのアドレスラインでアドレス指定されます。データは単一の書込み命令で入力ラッチにロードされます。非同期ロード入力(アクティブローLD)により、データが入力ラッチからDACラッチに転送されます。アクティブローLD入力は全てのDACを制御するため、/LDピンによって全てのDACを同時に更新できます。非同期のアクティブローCLR入力により、8つのDAC全ての出力がオペアンプの対応するDUTGND入力に設定されます。アクティブローCLRはCMOS入力であり、VDDによって駆動されることに注意して下さい。その他全てのロジック入力はTTL/CMOSコンパチブルです。MAX5270の「A」グレードは最大INLが±2 LSB、「B」グレードは最大INLが±4 LSBです。いずれのグレードも、44ピンMQFPパッケージで提供されています。
Technical Docs
データシート | パラレルインタフェース付き、オクタル(8回路)、13ビット電圧出力DAC | Nov 06, 2006 |
サポートとトレーニング
技術質問への回答についてはナレッジベースで検索ください。
絞り込まれた検索マキシムでは、お客様の技術的質問にお答えするため、アプリケーションエンジニアの専任チームも配置しています。 サポートセンター をご利用ください。
サンプルについて:
サンプルは、外部のADI Sample Siteでのご注文となります。選択したパーツはSample Siteログイン後、カートに引き継がれます。Sample Siteを初めて使用する際は、アカウント登録をお願いいたします。Sample Siteに関するご質問は、SampleSupport@analog.comまでお問合せください。