先頭に戻る
変換レート:125Msps SNR = 65dB (fIN = 100MHz、125Mspsにおいて) SFDR = 77dBc (fIN = 100MHz、125Mspsにおいて) ±0.7 LSB INL、±0.25 DNL (typ) 消費電力:861mW (125Mspsにおいて) 選択可能な2分周クロック入力内蔵 パラレルまたはデマルチプレクスパラレルディジタルCMOS出力 複数ADCの同期用のリセットオプション データクロック出力 オフセットバイナリまたは2の補数出力 評価キットを提供(MAX19541EVKIT)
製品の詳細
主な特長
アプリケーション/用途
簡易ブロック図
Technical Docs
データシート | 広帯域アプリケーション用、CMOS出力付き、12ビット、125Msps ADC | Dec 01, 2004 | |
アプリケーションノート | ロジックアナライザのメモリ制限に対する解決策 | ||
アプリケーションノート | 複数のデータファイルを結合して、INL/DNLの処理を最適化 | ||
チュートリアル | 帯域制限サンプリングとエイリアシングの数学的原理 |
主な特長
アプリケーション/用途
- 基地局パワーアンプ線形化
- ケーブルヘッドエンドレシーバ
- 通信テスト機器
- レーダおよび衛星サブシステム
- ワイヤレスおよび有線ブロードバンド通信
説明
MAX19541は12ビット、125Mspsのモノリシック、アナログ-ディジタルコンバータ(ADC)で、300MHz以上の高IF周波数で卓越したダイナミック性能に最適化されています。このデバイスは消費電力がわずか861mWながら、最高125Mspsの変換レートで動作します。
125Mspsと240MHzの入力周波数で、MAX19541は71.5dBcのスプリアスフリーダイナミックレンジ(SFDR)を実現します。MAX19541は10MHzで65.4dBの優れた信号対ノイズ比(SNR)を備え、それは最高250MHzの入力トーンまで(3dB以内で)フラットに維持されます。このため、MAX19541は、携帯基地局トランシーバシステムにおけるパワーアンプのプリディストーションなどの広帯域アプリケーションに最適です。
MAX19541は、データ出力がサンプリングレートで単一パラレルポート上に出力されるパラレルモード、または出力がサンプリングレートの半分のレートで2個の独立したパラレルポート上に出力されるデマルチプレクスパラレルモードで動作します。フルデータシートの「Modes of Operation (動作モード)」の項を参照してください。
MAX19541は1.8Vの単一電源で動作します。アナログ入力は差動入力で、AC結合またはDC結合することができます。また、このADCは選択可能な2分周クロック回路も内蔵しているため、最高250MHzまでのクロック周波数が可能です。このため、入力クロックソースからの位相ノイズを低減可能で、ダイナミック性能を向上することができます。性能を最適化するために、差動LVPECLのサンプリングクロックを推奨します。ディジタル出力はCMOSコンパチブルであり、2の補数またはオフセットバイナリのデータ形式を選択することができます。
MAX19541とピンコンパチブルの12ビット、170Mspsバージョンも提供されます。詳細については、MAX19542のデータシートを参照してください。
MAX19541はエクスポーズドパッド(EP)付き68ピンQFNパッケージで提供され、拡張温度範囲(-40℃~+85℃)での動作が保証されています。
ピンコンパチブル、12ビット高速ADCファミリの全リストは、パラメトリック表を参照してください(English only)。
125Mspsと240MHzの入力周波数で、MAX19541は71.5dBcのスプリアスフリーダイナミックレンジ(SFDR)を実現します。MAX19541は10MHzで65.4dBの優れた信号対ノイズ比(SNR)を備え、それは最高250MHzの入力トーンまで(3dB以内で)フラットに維持されます。このため、MAX19541は、携帯基地局トランシーバシステムにおけるパワーアンプのプリディストーションなどの広帯域アプリケーションに最適です。
MAX19541は、データ出力がサンプリングレートで単一パラレルポート上に出力されるパラレルモード、または出力がサンプリングレートの半分のレートで2個の独立したパラレルポート上に出力されるデマルチプレクスパラレルモードで動作します。フルデータシートの「Modes of Operation (動作モード)」の項を参照してください。
MAX19541は1.8Vの単一電源で動作します。アナログ入力は差動入力で、AC結合またはDC結合することができます。また、このADCは選択可能な2分周クロック回路も内蔵しているため、最高250MHzまでのクロック周波数が可能です。このため、入力クロックソースからの位相ノイズを低減可能で、ダイナミック性能を向上することができます。性能を最適化するために、差動LVPECLのサンプリングクロックを推奨します。ディジタル出力はCMOSコンパチブルであり、2の補数またはオフセットバイナリのデータ形式を選択することができます。
MAX19541とピンコンパチブルの12ビット、170Mspsバージョンも提供されます。詳細については、MAX19542のデータシートを参照してください。
MAX19541はエクスポーズドパッド(EP)付き68ピンQFNパッケージで提供され、拡張温度範囲(-40℃~+85℃)での動作が保証されています。
ピンコンパチブル、12ビット高速ADCファミリの全リストは、パラメトリック表を参照してください(English only)。
Technical Docs
データシート | 広帯域アプリケーション用、CMOS出力付き、12ビット、125Msps ADC | Dec 01, 2004 | |
アプリケーションノート | ロジックアナライザのメモリ制限に対する解決策 | ||
アプリケーションノート | 複数のデータファイルを結合して、INL/DNLの処理を最適化 | ||
チュートリアル | 帯域制限サンプリングとエイリアシングの数学的原理 |