/
/
/
/
アナログ-デジタルコンバータ 
/
先頭に戻る
MyMaxim のご登録製品の詳細
主な特長
アプリケーション/用途
Parametric specs for High-Speed ADCs (> 5Msps)
| Resolution (bits) | 10 |
| # Input Channels | 1 |
| Sample Rate (Msps) (max) | 250 |
| Data Bus Interface | µP/10 LVDS |
| AC Specs (MHz) (@ fIN) | 180 |
| SFDR (dBc) (min) | 68.3 |
| SINAD (dB) | 56 |
| SNR (dB) | 56.3 |
| DNL (±LSB) | 0.5 |
| INL (±LSB) | 0.8 |
| Package/Pins | QFN/68 |
| Budgetary Price (See Notes) | 77.54 |
非表示にする
簡易ブロック図
Technical Docs
| データシート | 広帯域アプリケーション用、1.8V、10ビット、250Msps、LVDS出力、アナログ-デジタルコンバータ | Sep 09, 2008 | |
| アプリケーションノート | 高IF ADCのダイナミック性能を損なうことなく利得平坦性を改善する方法 | ||
| アプリケーションノート | Coherent Sampling Calculator (CSC) | ||
| アプリケーションノート | ロジックアナライザのメモリ制限に対する解決策 | ||
| アプリケーションノート | 複数のデータファイルを結合して、INL/DNLの処理を最適化 | ||
| アプリケーションノート | トランスの2次側終端で高速ADCのゲイン平坦性を改善 |
パラメーター
Parametric specs for High-Speed ADCs (> 5Msps)
| Resolution (bits) | 10 |
| # Input Channels | 1 |
| Sample Rate (Msps) (max) | 250 |
| Data Bus Interface | µP/10 LVDS |
| AC Specs (MHz) (@ fIN) | 180 |
| SFDR (dBc) (min) | 68.3 |
| SINAD (dB) | 56 |
| SNR (dB) | 56.3 |
| DNL (±LSB) | 0.5 |
| INL (±LSB) | 0.8 |
| Package/Pins | QFN/68 |
| Budgetary Price (See Notes) | 77.54 |
主な特長
- 変換レート：250Msps
- SNR = 56.8dB/55.5dB (fIN = 100MHz/500MHzにおいて)
- SFDR = 71dBc/63.8dBc (fIN = 100MHz/500MHzにおいて)
- NPR = 54.8dB (fNOTCH = 28.8MHzにおいて)
- 1.8Vの単一電源
- 電力損失：477mW (250Mspsにおいて)
- トラック/ホールドおよびリファレンス内蔵
- 選択可能な2分周クロック入力内蔵
- データクロック出力付きLVDSディジタル出力
- 評価キットを提供(MAX1124EVKITを注文してください)
アプリケーション/用途
- ケーブルヘッドエンドシステム
- 通信テスト機器
- デジタルプリディストーションレシーバ
- レーダおよび衛星サブシステムアンテナアレイ処理
- ワイヤレスおよび有線ブロードバンド通信
説明
MAX1124は、最高500MHzの高IF周波数で優れたダイナミック性能に最適化された10ビット、250Mspsのモノリシックアナログ-ディジタルコンバータ(ADC)です。この製品は最高250Mspsの変換レートで動作しますが、消費電力はわずか477mWです。
250Mspsと100MHzの入力周波数で、MAX1124は71dBcのスプリアスフリーダイナミックレンジ(SFDR)を実現します。10MHzで57.1dBの優れた信号対ノイズ比(SNR)は、最高500MHzの入力トーンに対し(1dB以内で)フラットに維持されます。このため、MAX1124は、携帯基地局トランシーバシステムにおけるディジタルプリディストーションなどの広帯域アプリケーションに最適です。
MAX1124には1.8Vの単一電源が必要です。アナログ入力は差動動作またはシングルエンド動作用に設計され、AC結合またはDC結合することができます。また、このADCは選択可能な2分周クロック回路を内蔵しているため、最高500MHzまでのクロック周波数を使用することができます。このため、入力クロックソースの位相ノイズを低減することができます。性能を最適化するには、差動LVDSのサンプリングクロックが推奨されます。このコンバータのディジタル出力はLVDS対応であり、2の補数またはオフセットバイナリのデータ形式を選択することができます。
MAX1124はエクスポーズドパッド(EP)付き68ピンQFNパッケージで提供され、工業用温度範囲(-40℃～+85℃)での動作が保証されています。
MAX1124のピンコンパチブル、低速バージョンについては、MAX1122 (170Msps)およびMAX1123 (210Msps)のデータシートをご参照ください。MAX1124のピンコンパチブル8ビットバージョンについては、MAX1121のデータシートをご参照ください。
ピンコンパチブル、8/10/12ビット高速ADCファミリの全リストは、パラメトリック表をご参照ください。
250Mspsと100MHzの入力周波数で、MAX1124は71dBcのスプリアスフリーダイナミックレンジ(SFDR)を実現します。10MHzで57.1dBの優れた信号対ノイズ比(SNR)は、最高500MHzの入力トーンに対し(1dB以内で)フラットに維持されます。このため、MAX1124は、携帯基地局トランシーバシステムにおけるディジタルプリディストーションなどの広帯域アプリケーションに最適です。
MAX1124には1.8Vの単一電源が必要です。アナログ入力は差動動作またはシングルエンド動作用に設計され、AC結合またはDC結合することができます。また、このADCは選択可能な2分周クロック回路を内蔵しているため、最高500MHzまでのクロック周波数を使用することができます。このため、入力クロックソースの位相ノイズを低減することができます。性能を最適化するには、差動LVDSのサンプリングクロックが推奨されます。このコンバータのディジタル出力はLVDS対応であり、2の補数またはオフセットバイナリのデータ形式を選択することができます。
MAX1124はエクスポーズドパッド(EP)付き68ピンQFNパッケージで提供され、工業用温度範囲(-40℃～+85℃)での動作が保証されています。
MAX1124のピンコンパチブル、低速バージョンについては、MAX1122 (170Msps)およびMAX1123 (210Msps)のデータシートをご参照ください。MAX1124のピンコンパチブル8ビットバージョンについては、MAX1121のデータシートをご参照ください。
ピンコンパチブル、8/10/12ビット高速ADCファミリの全リストは、パラメトリック表をご参照ください。
Technical Docs
| データシート | 広帯域アプリケーション用、1.8V、10ビット、250Msps、LVDS出力、アナログ-デジタルコンバータ | Sep 09, 2008 | |
| アプリケーションノート | 高IF ADCのダイナミック性能を損なうことなく利得平坦性を改善する方法 | ||
| アプリケーションノート | Coherent Sampling Calculator (CSC) | ||
| アプリケーションノート | ロジックアナライザのメモリ制限に対する解決策 | ||
| アプリケーションノート | 複数のデータファイルを結合して、INL/DNLの処理を最適化 | ||
| アプリケーションノート | トランスの2次側終端で高速ADCのゲイン平坦性を改善 |
見積もり請求