チュートリアル 5026

過電圧への暴露からの5V 1-Wire®スレーブを保護


要約: アプリケーションの配備後にEPROMデバイスへの書込みが必要な場合、過電圧への暴露から5Vのデバイスを保護する必要があります。この記事は、5Vのデバイスをプログラミングパルスから保護する場合に、1-Wire EPROMと5Vの1-Wireデバイスを同一バスに設置する方法について説明します。

はじめに

ほとんどの1-Wireデバイスは、2.8V~5.25VのVPUPで読取りおよび書込みを行います。EPROMデバイス(DS2406DS2502DS1982DS2505、およびDS1985など)は、書込みに12Vのプログラミングパルスを必要とします。しかし、プログラミングパルスは、5.5Vを超える電圧に耐久不能なデバイスにとっては過電圧になります。このため、アプリケーションの配備後にEPROMデバイスへの書込みが必要な場合、5Vのデバイスを保護する必要があります(図1)。このアプリケーションノートで採用している回路は、12VのEPROMプログラミングパルスを含む、最大40Vの正極性の過電圧から保護します。

図1. 5Vと12Vのデバイスを備えた1-Wireバス
図1. 5Vと12Vのデバイスを備えた1-Wireバス

保護回路の要件

適切な保護回路は、以下のいくつかの要件を満たす必要があります。
  • 1-Wireバスにかかる負荷が非常に低い
  • 1-Wire EPROMのプログラミングを妨げない
  • 5Vの1-Wireデバイスを適正に保護する
  • 通信信号の全振幅を維持する
また、保護回路は、容易に入手可能で安価な部品で構築することをお勧めします。

基本概念

図2は非常に簡単な保護回路を示しています。ツェナーダイオードU1は、Q1のゲートにて電圧を制限します。R1は、U1を流れることが可能な電流を制限します。Q1は、ソースフォロアとして動作するnチャネルMOSFETであり、このゲートからのオフセットを差し引いた電圧を1-WireスレーブのIOピンに到達させます。通信信号の全振幅を維持するため、オフセットはできるだけ低くする必要があります。この目的によく適合するものは、空乏モードのMOSFETです。このMOSFETは負のオフセットを持ちます。Supertex® DN3135をテストし、このオフセットを測定したところ、-1.84V (データシートのパラメータVGS(OFF))でした。結果、必要なゲート電圧VGは3.16Vであり、この電圧によってU1のスレッショルド電圧が決まります。

図2. 保護回路の概念
図2. 保護回路の概念

残念ながら、トランジスタのオフセット電圧はデバイスと温度に応じて変化します。値は、-1.84Vではなく、室温で-3.5V~-1.5Vの間の任意の値になる可能性があります。この変動のため、適切なツェナーダイオードを見つけることが難しくなります。その上、低電圧ツェナーダイオードは通常、5mAで規定されています。これは1-Wire EPROMのプログラミングを妨害するような電流です。たとえば100µAで動作すると、電圧ドロップは規定したスレッショルドよりもはるかに小さくなります。これより適切な部品がシャントレギュレータです。これはツェナーダイオードに類似していますが、ツェナーダイオードよりもはるかに低い電流でスレッショルド電圧に到達します。たとえばマキシムのLM4040の3.3Vバージョンが逆方向ブレークダウン電圧に確実に到達するのに必要な電流は、わずか67µAです。1-Wireバスにおいて5Vでこの67µAに到達するとして、R1 = (5V - 3.3V)/67µA = 25.4kΩと計算することができます。1-Wireバスにおける67µAの追加負荷は約10のスレーブデバイスに相当します。これはDS2480Bのような1-Wireマスターにとって受け入れ可能です。では、12Vのプログラミングパルスの間にR1を流れる電流を調べてみましょう。
I(R1) = (12V - 3.3V)/25.4kΩ = 343µA (式. 1)
1-Wire EPROMのプログラミング電流は10mAと規定されています。およそ1/3mAの追加負荷では、いかなる問題も生じることはありません。したがって、MOSFETのオフセット電圧が-1.8Vに近い場合、図2の回路が動作することになります。ただし、これは保証されているわけではありません。このため、調整可能なスレッショルドを提供する回路、またはトリミングの可能な回路が必要です。

モノリシック電流ソースを用いた調整可能なスレッショルド

図3の回路は電流ソース(U1)を使用してQ1の最大ゲート電圧を設定します。理想的な電流ソースは、端子両端の電圧の影響を受けない電流を供給します。所定の電流IOUTを用いて、R1に異なる値を選択することでゲート電圧を調整することができます。

図3. 電流ソースを用いて改良された保護回路の概念
図3. 電流ソースを用いて改良された保護回路の概念

一般的に入手可能なモノリシック電流ソースは、NXP® PSSI2021SAY (図4)です。このデバイスには4つの端子があり、VS、IOUT、GND、およびREXTと呼ばれています。このデバイスを取り付けた場合、REXTは、公称48kΩの内部抵抗をバイパスします。

図4. 改良された保護回路
図4. 改良された保護回路

製品データシートによると、IOUTは以下のように計算されます。
IOUT = 0.617/REXT(Ω) + 15µA (式. 2)
PSSI2021SAYのデータシートによると、REXT = 10kΩの場合、REXTと並列な48kΩの内部抵抗の許容値を低減するため、標準的な電流は(61.7 + 15)µA = 76.7µAとなります。特に5V未満の電源電圧では、出力電流はある程度、電源電圧VSに左右されます。テストセットアップで測定すると、3.75Vで76.7µAの値に到達しました。12Vでは、電流は94µAでした。チップは簡素な設計であるため、この動作は正常であると考えるべきです。

図4の回路はREXT = 10kΩおよびR1 = 39kΩでテストしました。1-Wireアダプタは、マキシムのDS9097U-E25でした。図5および図6は、1-Wireアダプタ(上側トレース)および保護スレーブ(下側トレース)における信号を示しています。プログラミングパルス(図6を参照)によって、保護スレーブにおいて期間が約10µsの±3Vのスパイクが生じます。プログラミングパルスの間、保護スレーブにおける電圧は6Vまで上昇します。これは問題となる可能性があります。

図5. 通信波形、アダプタ(上側)、保護スレーブ(下側)。図4の回路によって1-Wireの信号に歪みは生じません。
図5. 通信波形、アダプタ(上側)、保護スレーブ(下側)。図4の回路によって1-Wireの信号に歪みは生じません。

図6. プログラミングパルス、アダプタ(上側)、保護スレーブ(下側)
図6. プログラミングパルス、アダプタ(上側)、保護スレーブ(下側)

PSSI2021SAYのマイナス面は、消費電流がかなり大きいということです。12Vでは、IOUTの15µAを含めて、電流は370µAまで大きくなる可能性があります。調整機能を除けば、PSSI2021SAYは図2の回路よりも優れているとはいえません。

バンドギャップリファレンスとディスクリート電流ソースを用いた調整可能なスレッショルド

PSSI2021SAYのデータシートは、回路の基本概念を公開しています。弱点の1つは内部リファレンス電圧で、これは直列に並ぶ2つのダイオードの順方向電圧によって生じます。順方向バイアスダイオードの代わりにバンドギャップリファレンスを使用すれば、より優れた性能が得られます。図7は、PSSI2021SAYと同等で、消費電流がより小さな回路を示しています。また、バンドギャップリファレンスがいったん通常の動作電流に到達すれば、電流は実質的に電圧の影響を受けません。

図7. バンドギャップリファレンスを用いた保護回路
図7. バンドギャップリファレンスを用いた保護回路

PSSI2021SAYは、トランジスタQ2、バンドギャップリファレンスU1、および抵抗R2とR3で置き換えられます。R3に100kΩを選択した場合、バンドギャップリファレンスはIOにおいて2.2Vで最小動作電流に到達します。U1を流れる電流は、IOにおいて5Vで38µAおよび12Vで108µAです。

キルヒホッフの法則によると、以下の関係が成立します。
VBG = IE × R2 + VEB (式. 3)
2N3906などの汎用シリコンpnpトランジスタの場合、室温および低コレクタ電流において、VEBは通常0.6Vです。VBGが1.235Vの場合、この式は、以下のようにして解くことができます。
R2 = (VBG - VEB)/IE = (1.235V - 0.6V)/IE = 0.635V/IE (式. 4)
PSSI2021SAY回路と同じ公称電流(76.7µA)を得るため、R2は8.2kΩで計算しています。Q1を図2と同じにすると、VGは3.2Vでなければなりません。Q2のベース電流を無視すると、ICはIEと等しくなります。R1はこのとき以下のように計算することができます。
R1 = VG/IC = 3.2V/76.7µA = 41.7kΩ (式. 5)
1-Wireマスターの負荷全体を低減するため、電流ソースの出力電流を低減することができます。4の倍数でR1とR2の両方を増やすと(R2 = 33kΩ、R1 = 160kΩ)、電流は19µAに低減します。結果として、最大ゲート電圧が3.08Vになります。実際には、R1を調整してMOSFETのVGS(OFF)の許容値を補償する必要があります。1-Wireスレーブの電圧が厳密にV(IO)に一致すれば、適正値が見つかります。

図7の回路は最新の、改良されたLinear Technology®のLT1004ではなく、National Semiconductor®のLM385でテストしました。LT1004は容易には入手することができませんでした。1-WireアダプタはマキシムのDS9097U-E25でした。図8および図9は、1-Wireアダプタ(上側トレース)および保護スレーブ(下側トレース)における信号を示しています。プログラミングパルス(図9を参照)によって、保護スレーブにおいて期間が約10µsのスパイク(立上り2V、立下り1.5V)が生じます。この回路は図4の回路よりも優れた性能を発揮します。プログラミングパルスの間、保護スレーブにおける電圧は5Vレベルをかろうじて超える程度に上昇します。

図8. C1なし。通信波形、アダプタ(上側)、保護スレーブ(下側)
図8. C1なし。通信波形、アダプタ(上側)、保護スレーブ(下側)

図9. C1なし。プログラミングパルス、アダプタ(上側)、保護スレーブ(下側)
図9. C1なし。プログラミングパルス、アダプタ(上側)、保護スレーブ(下側)

プログラミングパルスによって生じるスパイクの振幅を低減するため、値が100pFのC1を取り付けました。図10および図11は、この結果を示しています。通信波形はわずかに歪んでいます。スパイクの振幅は低減しました(立上り1.4V、立下り1.2V)。図9と対比して、電圧は3Vよりも下がりません。Q1のソースからGNDまでの、BZX84のような5.1Vの低電力ツェナーダイオードによって、立上りスパイクをなくすことが可能ですが、立下りスパイクには作用しません。

図10. C1の取り付け。通信波形、アダプタ(上側)、保護スレーブ(下側)
図10. C1の取り付け。通信波形、アダプタ(上側)、保護スレーブ(下側)

図11. C1の取り付け。プログラミングパルス、アダプタ(下側)、保護スレーブ(上側)
図11. C1の取り付け。プログラミングパルス、アダプタ(下側)、保護スレーブ(上側)

保護の限度

図7の回路がIOとGNDの間で耐久可能な最大電圧は、以下によって決定します。
  • U1に対して安全な最大電流
  • Q2のVCEブレークダウン電圧
  • Q1のVGDブレークダウン電圧とVDSブレークダウン電圧
これらの値は、LT1004 (U1)については20mA、2N3906 (Q2)については40V、およびQ1については350Vです。制限となる部品はQ2です。40Vで、U1を流れる電流は143µAであり、20mAの制限よりもはるかに小さくなります。

まとめ

5Vの1-Wireデバイスがプログラミングパルスから保護されている場合、1-Wire EPROMと5Vの1-Wireデバイスを同一バスに接続可能です。図2の簡素な保護回路は機能するものの、MOSFETのゲート-ソース間のオフ電圧の変動が幅広いため、最適ではありません。そこで、トランジスタとシャントレギュレータの「良い組み合わせ」を見つける必要があります。図4の回路はMOSFETの許容値を補償するよう調整可能ですが、1-Wireマスターにより大きな負荷がかかります。PSSI2021SAYは75Vまで耐久可能なため、この回路は75Vまでの電圧から保護可能です。図7の回路は図4の回路に機能的に同等ですが、より性能が高く、1-Wireマスターにかかる負荷は図4と比べてかなり低くなります。図7の回路の保護レベルは40Vで、Q2によって制限されます。VCEブレークダウン電圧がより高いトランジスタを選択することで、保護レベルを高めることができます。
次のステップ
EE-Mail EE-Mail配信の登録申し込みをして、興味のある分野の最新ドキュメントに関する自動通知を受け取る。
© , Maxim Integrated Products, Inc.
このウェブサイトのコンテンツは米国および各国の著作権法によって保護されています。コンテンツの複製を希望される場合は お問い合わせください。.
APP 5026:
チュートリアル 5026,AN5026, AN 5026, APP5026, Appnote5026, Appnote 5026