チュートリアル 4083

ICパッケージの熱特性評価


要約: パッケージの熱特性評価は、ICアプリケーションの性能と信頼性を知るために極めて重要です。このアプリケーションノートでは、パッケージの標準的な熱特性である熱抵抗(「シータ」またはΘと呼ばれる)、すなわちΘJA、ΘJC、およびΘCAについて説明します。さらに、熱管理の情報として熱計算と熱基準について記します。

はじめに

製品の信頼性を高めるには、パッケージの選択時に熱管理を考慮に入れる必要があります。すべてのICは、給電されると熱を発生します。したがって、デバイスの接合部温度を最大許容温度未満に維持するためには、ICの熱がパッケージを通じて周囲に効率よく流れることが重要になります。このアーティクルでは、設計者とお客様に役立つ基本的なIC熱管理の概念について説明しています。パッケージの熱伝達の説明では、熱特性評価の重要な用語として、熱抵抗から始まり、そのさまざまな「シータ」表現を定義しています。さらにアーティクルでは、接合部(ダイ)、ケース(パッケージ)、および基板の適切な温度を確保するための熱計算とデータを示します。

熱抵抗の重要性

半導体の熱管理には、材料の熱伝達特性を表す重要な性能指数である熱抵抗が含まれます。計算では、熱抵抗は熱を表すギリシャ語の単語「サーモス」に由来する「シータ」として特定されます。熱抵抗は、特に私達に関係があります。

ICパッケージの熱抵抗は、パッケージがIC(ダイ)で発生した熱を回路基板や周囲に伝達する能力の尺度になります。2点の温度を想定した場合、一方の点から他方の点への熱流量は熱抵抗によって完全に決まります。パッケージの熱抵抗を知ることで、所定の消費電力と基準温度でのICの接合部温度を計算することができます。

マキシムのウェブサイト(製造、レイアウト、生産、QA/信頼性、調達)では、ICで一般的に使われる熱抵抗値についての情報を提供しています。

定義

以下の項では、ICパッケージの熱特性評価で使用される標準的な用語であるシータ(Θ)とプサイ(Ψ)を定義しています。

ΘJAは接合部から周囲への熱抵抗であり、℃/W単位で測定します。この周囲は、熱の「グランド」として取り扱われます。ΘJAは、パッケージ、基板、空気流、放熱、およびシステムの特性によって決まります。通常、放熱の影響はごくわずかです。ΘJAの値は、自然対流(強制空冷なし)の条件についてのみ示されています。

ΘJCは、接合部からケースへの熱抵抗です。このケースとは、パッケージの表面の指定した点になります。ΘJCは、パッケージの材料(リードフレーム、成形材、ダイ取り付け用の接着剤)と特定のパッケージ設計(ダイの厚さ、エクスポーズドパッド、内部の熱ビア、および使用する金属の熱伝導性)によって決まります。

リード付きパッケージの場合、ケース上のΘJC基準点は、ピン1がプラスチックから出てくる場所になります。標準的なプラスチックパッケージでは、ΘJCは、ピン1のコーナーで測定します。エクスポーズドパッドパッケージの場合、ΘJCは、エクスポーズドパッド表面の中央で測定します。ΘJCの測定は、熱抵抗なしで熱流量を吸収することができる「無限ヒートシンク」(通常は液冷式の銅ブロック)にじかにパッケージを取り付けることで行ないます。この測定は、ダイからパッケージ表面への純粋な伝導による熱伝達だけを表すことになります。

ΘJCはパッケージ表面への熱流経路の抵抗のみを考慮していることに留意してください。このため、ΘJCは必ずΘJAよりも小さくなります。ΘJCは特定の熱経路の伝導熱抵抗を表していますが、ΘJAは、熱経路の伝導熱抵抗、対流熱抵抗、および放射熱抵抗を表しています。

ΘCAは、ケースから周囲への熱抵抗です。ΘCAには、パッケージ外側から周囲へのすべての熱経路の熱抵抗が含まれます。

上記の定義から、以下であることがわかります。

ΘJA = ΘJC + ΘCA

ΘJBは、接合部から基板への熱抵抗です。ΘJBは、接合部から基板への熱経路を定量化して、通常、ピン1付近の、パッケージに隣接する(パッケージの端から1mm未満)基板上で測定します。ΘJBには、2つの経路による熱抵抗が含まれます。すなわち、ICの接合部からパッケージ底部の基準点までの経路と、パッケージ下の基板経由による経路です。

ΘJBを測定するには、パッケージ上部からの対流を防ぎ、パッケージの位置と反対側の基板の端に冷却板を取り付けます。以下の図1を参照してください。

図1. ΘJBを測定する方法
図1. ΘJBを測定する方法

ΨJBは、接合部から基板への熱特性評価パラメータで、℃/Wの単位で測定します。JESD51-12の「Guidelines for Reporting and Using Package Thermal Information」では、熱特性評価パラメータは熱抵抗と同じでないことを明らかにしています。代わりに、ΨJBは、熱抵抗のΘJBの場合と同様に、単一の直接経路ではなく複数の熱経路を流れる部品の電力を測定します。ΨJBの熱経路にはパッケージ上部からの対流が含まれており、このため、ΨJBがお客様のアプリケーションにより役立ちます。このパラメータの詳細な仕様については、JEDEC規格のJESD51-8とJESD51-12を参照してください。

設計者は、熱モデリングまたは直接測定によって、ΘJBとΨJBの値を求めることができます。いずれの場合も、以下の手順に従います。
  1. ΘJBまたはΨJBに適切な電力消費条件を制御します。
  2. 通常はチップ上のダイオードを使用して、ダイ温度を求めます。
  3. パッケージの端から1mm未満の箇所でのPCB温度を求めます。
  4. 消費電力を求めます。
ΨJTは、接合部温度とパッケージ上部の温度との間の温度変化を測定する特性評価パラメータです。ΨJTは、パッケージ上部の温度と消費電力が既知のときの接合部温度の推定に有用です。

熱計算

接合部温度

TJ = TA + (ΘJA × P)

ここで、
TJ = 接合部温度
TA = 周囲温度
P = 消費電力(ワット)

TJは、以下のようにΨJBまたはΨJTの値を使用して計算することもできます。

TJ = TB + (ΨJB × P)

ここで、
TB = パッケージから1mm以内で測定した基板温度

TJ = TT + (ΨJT × P)

ここで、
TT = パッケージ上部の中央で測定した温度

:製品のデータシートは、各デバイスの最大許容接合部温度を規定しています。

最大許容消費電力

Pmax = (TJ-max - TA) / ΘJA

マキシムの最大許容電力の一覧は、+70℃の周囲温度と+150℃の最大許容接合部温度を前提としています。

ディレーション関数

この関数は、+70℃を超える周囲温度の1℃ごとに消費電力をどの程度低減する必要があるのかを示すものです。ディレーション関数は、mW/℃で表されます。

ディレーション関数 = P / (TJ - TA)

ここで、
TAは通常、+70℃ (民生用)です。

また、
TJは最大許容接合部温度で通常、+150℃です。

周囲温度が+70℃を超えるとき(たとえば、拡張温度範囲での+85℃)の最大許容電力を求めるには、次式を計算します。

Pmax85C = Pmax70C - (ディレーション関数 × (85 - 70))

熱特性評価と測定条件

ICパッケージの熱性能は、JEDEC規格の方法と機器を用いて測定する必要があります。アプリケーション固有の基板で特性評価を実行すると、異なる結果が生じる可能性があります。また、JEDEC定義の設定が、標準的な現実世界のシステムを表していないことも知られています。その代わり、JEDECの設定によって熱解析と測定が標準化され一貫性が保たれます。すなわち、JEDECの設定は、さまざまなパッケージ間の熱性能指数の比較に最も有効です。

JEDECの仕様は、JEDECで入手することができます。JEDEC規格は、さまざまな熱アプリケーションを対象としています。

JEDEC仕様のタイトル

JESD51: Methodology for the Thermal Measurement of Component Packages (Single Semiconductor Device)
JESD51-1: Integrated Circuit Thermal Measurement Method—Electrical Test Method (Single Semiconductor Device)
JESD51-2: Integrated Circuit Thermal Test Method Environmental Conditions—Natural Convection (Still Air)
JESD51-3: Low Effective Thermal Conductivity Test Board for Leaded Surface Mount Packages
JESD51-4: Thermal Test Chip Guideline (Wire Bond Type Chip)
JESD51-5: Extension of Thermal Test Board Standards for Packages with Direct Thermal Attachment Mechanisms
JESD51-6: Integrated Circuit Thermal Test Method Environmental Conditions—Forced Convection (Moving Air)
JESD51-7: High Effective Thermal Conductivity Test Board for Leaded Surface Mount Packages
JESD51-8: Integrated Circuit Thermal Test Method Environmental Conditions—Junction-to-Board
JESD51-9: Test Boards for Area Array Surface Mount Package Thermal Measurements
JESD51-10: Test Boards for Through-Hole Perimeter Leaded Package Thermal Measurements.
JEDEC51-12: Guidelines for Reporting and Using Electronic Package Thermal Information.

JEDECの熱の多層テスト基板仕様JESD51-7の概要

High Effective Thermal Conductivity Test Board for Leaded Surface Mount Packages (リード付き表面実装パッケージ用の高効率熱伝導度のテスト基板)

JESD51-7仕様に記載されている熱テスト基板は、マキシムのICアプリケーションに最適です。

材料:FR-4
:2つの信号(前面と裏面)および2つのプレーン(内部)
仕上り厚:1.60 ±16mm
金属厚
  • 前面と裏面:2オンスの銅(仕上り厚0.070mm)
  • 2つの内部プレーン:1オンスの銅(仕上り厚0.035mm)
誘電体層厚:0.25mm~0.50mm
基板サイズ:76.20mm x 114.30mm ±0.25mm (1辺が27mm未満のパッケージ用)

部品面のトレース設計

トレースは、テストデバイスが基板の中央になるように設計する必要があります。トレースは、パッケージ本体の端から少なくとも25mmまで延長する必要があります。トレース幅は、0.5mm以上のピッチパッケージでは、0.25 ±10%にしてください。さらに微細なピッチのパッケージでは、トレース幅をリード幅と同じにしてください。トレースパターンとトレース終端の要件は、JESD51-7に規定されています。

裏面のトレース設計

スルーホールビアで終端された裏面のトレースは、トレースまたはワイヤ(22AWG以下の銅線)によってエッジコネクタに接続することができます。JESD51-7では、さまざまなワイヤサイズに対する電流制限を規定しています。

電源プレーンとグランドプレーンは、ビアの絶縁間隔パターン以外は途切れないようにする必要があります。これらのプレーンは、エッジコネクタパターンの9.5mm以内にあってはなりません。

エクスポーズドパッドパッケージ

エクスポーズドパッド(EP)パッケージ(QFN、DFN (リードなしのデュアルフラットパック)、およびEP-TQFPなど)の熱性能に対する重要な要件は、熱ビアがエクスポーズドパッドのはんだ接合部の下に位置するように設計することです。通常の熱特性評価用の基板設計では、4、9、または16の一連の熱ビアが最も近いグランドプレーンに接続されています。熱に関する改善は、ビアが25を超えると漸近的になります。基板の熱ビアとシステムの熱性能との間の直接的な関係を理解することが重要です。エクスポーズドパッドパッケージの基板設計の強化については、JESD51-5を参照してください。

はんだ付けの範囲

お客様が基板のはんだ付け処理の特性を評価するときは、はんだ接合部の下側の90%以上の範囲が処理されている必要があります。はんだ接合部の空隙が50%以上に達すると、熱ビアの分離によって、熱抵抗は壊滅的な影響を受けます。

熱モデリング

FLOTHERM®などの熱解析ソフトウェアプログラムを使えば、パッケージおよびシステムの熱を正確に予測することが可能です。適切な熱モデルを実験データと組み合わせることで、実際のアプリケーションを正確に反映した結果を確実に得ることができます。

PSPICEやCadence®ツールなどの電気的設計ツールを使用すると、パッケージの簡単な熱モデルを作成することができます。パッケージ要素は、基板に接続されている、抵抗ネットワーク内の抵抗として表されます。パッケージモデルが実験データに一致することが確認されれば、このモデルを使用することで、ダイサイズ、エクスポーズドパッドサイズ、溶融リード、またはプレーンに接続されたグランドの数などのさまざまなパッケージのバリエーションを予測することができます。これらの「仮定」モデルによって、カスタマイズした設定をほぼ正確に予測することができます。

次のステップ
EE-Mail EE-Mail配信の登録申し込みをして、興味のある分野の最新ドキュメントに関する自動通知を受け取る。
© , Maxim Integrated Products, Inc.
このウェブサイトのコンテンツは米国および各国の著作権法によって保護されています。コンテンツの複製を希望される場合は お問い合わせください。.
APP 4083:
チュートリアル 4083,AN4083, AN 4083, APP4083, Appnote4083, Appnote 4083