チュートリアル 3426

抵抗ブリッジの基礎:パート1


要約: ブリッジ回路は、抵抗やその他のアナログ値を正確に測定するための古くからある手法です。このアプリケーションノートでは、ブリッジ回路の基礎を扱い、実際の環境において正確な測定を行うための使用方法を示します。このアプリケーションノートでは、ノイズ、オフセット電圧、オフセット電圧ドリフト、コモンモード電圧、および励起電圧などのブリッジ回路アプリケーションの主要な問題について詳しく述べます。このアプリケーションノートでは、高分解能、アナログ-ディジタルコンバータ(ADC)にブリッジをインタフェース接続する方法およびADC機能を最大限に利用する技術について説明します。

はじめに

ホイートストンブリッジは、正確な電圧リファレンスやハイインピーダンスメータを必要とせずに、抵抗値を正確に測定する方法としてエレクトロニクスの初期に開発されたものです。抵抗ブリッジは、この本来の目的で使用されることはめったにないものの、センサアプリケーションでは依然として広く使用されています。この記事では、ブリッジが今もなお普及している理由を示し、ブリッジの出力を測定する上でのいくつかの主要な検討事項を考察します。

注:この記事は2部構成です。パート1では、基本的なブリッジを復習し、ボンディングワイヤやボンディング箔の歪みゲージのブリッジのような、低出力信号のブリッジに注目します。パート2、アプリケーションノート3545 「抵抗ブリッジの基礎:パート2」では、シリコン抵抗器を使用するブリッジなどの高出力ブリッジを扱います。

ブリッジの基本構成

図1は、伝統的なホイートストンブリッジです。このブリッジ出力VoはVo+とVo-間の差動電圧です。センサで使用するとき、1つまたは複数の抵抗の値が、測定する特性の強度に応じて変化します。これらの抵抗の変化によって、出力電圧の変化が生じます。式1は、励起電圧とブリッジ内のすべての抵抗の関数としての出力電圧Voを示しています。

図1. 基本ホイートストンブリッジの回路図
図1. 基本ホイートストンブリッジの回路図
Vo = Ve(R2/(R1 + R2) - R3/(R3 + R4)) (式. 1)
式1は、すっきりとした式ではありませんが、一般的なほとんどのブリッジに合わせて簡素化することができます。ブリッジ出力は、Vo+とVo-がVeの1/2のとき、抵抗の変化に最も敏感です。この条件は、4つの抵抗のすべてについて同じ公称値Rを使用することによって容易に達成されます。測定する特性によって生じる抵抗変動は、デルタRすなわちdRの項で表されます。dRの項の抵抗は、「アクティブ」抵抗と呼ばれます。以下の4つの事例では、すべての抵抗は同じ公称値Rを備えています。抵抗のうち1、2、または4つがアクティブであり、dRの項を備えています。これらの式を導き出す上で、dRは正と仮定します。抵抗が実際に減少する場合は、-dRを使用します。以下の特殊事例では、dRの大きさはすべてのアクティブ抵抗について同じです。

4つのアクティブ素子

最初の事例では、4つのブリッジ抵抗がすべてアクティブです。抵抗R2とR4は、測定する特性の強度とともに増大しますが、抵抗R1とR3は減少します。この事例は、4つの歪みゲージを使用するロードセルで一般的なものです。歪みゲージの物理的な方向によって、負荷を加えたときにその値が増大するか、または減少するかが決まります。式2はこの構成を示すもので、出力電圧(Vo)と抵抗(dR)の変化との間の単純な直線関係を生み出します。この構成によって、最大出力信号も得られます。留意すべきことですが、この出力は、単にdRの一次関数というだけでなく、dR/Rの一次関数でもあります。これは小さいながらも、重要な違いです。ほとんどの検出素子の抵抗の変化はそのバルク抵抗に比例するからです。
Vo = Ve(dR/R) 4つのアクティブ素子を備えたブリッジ (式. 2)

1つのアクティブ素子

2番目の事例は、単一アクティブ素子です(式3)。これが頻繁に使用されるのは、コストまたは配線の検討事項が信号の振幅よりも重要なときです。
Vo = Ve(dR/(4R + 2dR)) 1つのアクティブ素子を備えたブリッジ (式. 3)
予想可能なことですが、1つのアクティブ素子を備えたブリッジの出力信号は、4つのアクティブ素子を備えたブリッジの出力信号の1/4になります。この構成の別の重要な特性は、分母にdRの項が追加されることによって生じる非線形出力です。この非線形性は、小さく、かつ予測可能です。必要であればソフトウェアで修正することができます。

逆応答を備えた2つのアクティブ素子

式4で示す3番目の事例では、抵抗が反対方向(dRと-dR)に変化する2つのアクティブ素子を備えています。抵抗は両方ともブリッジの同じ側に配置されています(R1とR2、またはR3とR4)。予想されるように、感度は、単一のアクティブ素子を備えたブリッジの感度の2倍、および4つのアクティブ素子を備えたブリッジの感度の半分です。この構成の出力は、dRとdR/Rの一次関数です。分母にdRの項はありません。
Vo = Ve(dR/(2R)) 逆応答を伴う2つのアクティブ素子 (式. 4)
上記の2番目および3番目の事例はどちらも、ブリッジの半分のみがアクティブです。残りの半分は単にVeの1/2のリファレンス電圧を供給するだけです。したがって、4つの抵抗のすべてが同じ公称値である必要はまったくありません。ただ重要なことは、ブリッジの左半分にある両方の抵抗が一致すること、またブリッジの右半分の両方の抵抗が一致することです。

2つの同一アクティブ素子

4番目の事例でも、2つのアクティブ素子を使用しますが、これらの素子は、類似応答であり、どちらの素子も増大および減少します。有効にするには、これらの抵抗をブリッジで対角線上にする必要があります(R1およびR3、またはR2およびR4)。この構成の明らかな長所は、同じ種類の検出素子を両方の位置に使用することができるという点です。短所は、式5の分母のdRの項によって非線形出力が生じるという点です。
Vo = Ve(dR/(2R + dR) 電圧駆動のブリッジにおける2つの同一アクティブ素子 (式. 5)
この非線形性は予測可能であり、ソフトウェアによって除去することができます。あるいは、電圧源ではなく電流源でブリッジを駆動することによって解消することができます。式6で、Ieは励起電流です。式6のVoはdRだけの関数であり、前の事例の場合のようにdR/Rの比ではないことに留意する必要があります。
Vo = Ie(dR/2) 電流駆動のブリッジにおける2つの同一アクティブ素子 (式. 6)
上記の4つの特殊な事例を理解することは、個別の検出素子を扱うときに役立ちます。ただし、多くの場合、センサには未知の構成の内部ブリッジが含まれています。このような場合、正確な構成を知ることは実は重要ではありません。製造業者は、感度の線形誤差やコモンモード電圧などの必要情報を提供します。しかしそもそも、なぜブリッジを使用するのでしょうか?この質問の答えは、以下の例を考えることによって簡単に得られます。

ロードセルの例

抵抗ブリッジのよくある一例は、4つのアクティブ素子を備えたロードセルです。4つの歪みゲージがブリッジ構成で配置され、負荷をかけるとわずかに変形するような剛構造で結合されます。負荷をかけると、2つの歪みゲージの値は増加し、他方の2つの歪みゲージの値は減少します。これらの抵抗の変化は、非常に小さな変化です。標準ロードセルのフルスケール出力は、励起電圧当り2mVです。式2から、これは、フルスケールでわずか0.2%の抵抗の変化に等しいことがわかります。ロードセルの出力を12ビットの精度で測定する必要がある場合、1/2ppmの抵抗の変化を正確に測定する必要があります。1/2ppmの変化をそのまま測定するには、21ビットのADCが必要です。非常に高い分解能のADCを必要とすることに加えて、ADCのリファレンスが極めて安定性のあるものでなければなりません。温度全体について1/2ppm以上変化することは許されません。この2つの理由だけで、ブリッジを使用する動機としては十分ですが、さらに望ましい理由があります。

ロードセル内の抵抗は、加えた負荷以上に応答します。結合されている構造体の熱膨張およびゲージ材料そのもののTCR (抵抗温度係数)によって抵抗の変化が生じます。このような不要な抵抗の変化は、目的とする歪みによる変化と同等以上に大きくなる場合があります。ただし、これらの不要な変化がすべてのブリッジ抵抗で等しく起きる場合、この影響はほとんど無視することができます。たとえば、200ppmの不要な変化は、この例のフルスケールの10%に相当します。しかし、式2で、200ppmだけRが変化すると、12ビット測定で1 LSB未満の差が生じます。多くの場合に、必要な抵抗の変化dRはバルク抵抗Rに正比例します。この場合、dR/R比が同じ状態のままであるため、200ppmだけRが変化しても影響はありません。Rの値が2倍になっても、dRも2倍になるため出力電圧は影響を受けません。

上の例は、ブリッジを使用することで、非常に小さな抵抗の変化を測定するという作業がいかに容易になるのかを示しています。次の項では、ブリッジを測定するときの主要な回路問題について取り扱います。

ブリッジ回路における5つの主要な問題

低出力ブリッジを測定するときには、多くの検討事項があります。最も重要な問題を5つ以下に挙げます。
  1. 励起電圧
  2. コモンモード電圧
  3. オフセット電圧
  4. オフセットドリフト
  5. ノイズ

励起電圧

式1は、任意のブリッジの出力がその供給電圧に正比例することを示しています。したがって、回路によって、所望の測定と同じ精度に供給電圧を一定に維持するか、または供給電圧の変化を補償する必要があります。供給電圧の変化を補償する最も簡単な方法は、ブリッジの励起からADCリファレンス電圧を導き出すことです。図2では、ブリッジと並列に配置した電圧分圧器によってADCリファレンス電圧を得ています。これによって、ADCの電圧分解能がブリッジの感度とともに変化するため、供給電圧の変化が除去されます。

図2. ADCのリファレンス電圧はVeに比例します。これによってVeの変化による利得誤差を除去します。
図2. ADCのリファレンス電圧はVeに比例します。これによってVeの変化による利得誤差を除去します。

別の手法では、ADCのその他の入力チャネルを使用して、ブリッジの励起電圧を測定します。ソフトウェアによってブリッジ電圧の変化を補償することができます。式7は、測定出力電圧(Vom)、測定励起電圧(Vem)、およびキャリブレーション時点の励起電圧(Veo)の関数として補正された出力電圧(Voc)を示しています。
Voc = VomVeo/Vem (式. 7)

コモンモード電圧

ブリッジの欠点の1つは、出力が差動信号(コモンモード電圧が供給電圧の半分に等しい)であるという点です。多くの場合、この差動信号は、ADCに入力される前にレベルシフトしてグランド基準の信号に変換する必要があります。これが必要な場合には、システムのコモンモードの除去について、およびコモンモード電圧がVeの変化によってどのような影響を受けるのかについて十分な注意を払う必要があります。上記のロードセルの例に戻ると、計装アンプを使用して、ブリッジからの差動信号をシングルエンド信号に変換する場合、Veの変化の影響を考慮する必要があります。2%の変化がVeに許容される場合、ブリッジの出力端のコモンモード電圧は、Veの1%だけ変化します。このコモンモードシフトの影響が精度仕様の1/4に制限されている場合、アンプは98.3dB以上のコモンモード除去を含む必要があります(20log[0.01Ve/(0.002Ve/(40964))] = 98.27)。この性能レベルは確実に実現可能なものですが、多くの低コストまたはディスクリートの計装アンプの範囲外になります。

オフセット電圧

ブリッジおよび測定電子回路のどちらのオフセットによっても、所望の信号はシフトアップまたはシフトダウンします。このようなシフトの補償は、信号が電子回路の有効範囲にある限り、キャリブレーション中に容易に行えます。差動ブリッジ信号がグランド基準の信号に変換されている場合、ブリッジとアンプのオフセットは理論上グランド以下の信号を容易に生成する可能性があります。これが生じると、デッドスポットが生成されます。ADCの出力は、ブリッジの出力信号がシステム内のすべての負のオフセットに打ち勝つだけ十分に正になるまで、ゼロの状態にとどまります。これを防ぐには、意図的な正のオフセットを回路内に設計する必要があります。このオフセットによって、ブリッジと電子回路に負のオフセットが含まれる場合でも、出力が有効範囲になることが保証されます。オフセットに伴うより小さな問題として、ダイナミックレンジの低減があります。これが生じると、高品質の部品や電子回路によるオフセット調整が必要になる場合があります。オフセットの調整は、機械的ポテンショメータ、ディジタルポテンショメータ、あるいはADC上のGPIOビットに抵抗を接続することでも実行することができます。

電子回路のオフセットドリフト

オフセットドリフトとノイズは、間違いなく、ブリッジ回路に伴う最大の問題です。上記のロードセルの例では、ブリッジのフルスケール出力は2mV/Vで、所望の精度は12ビットです。ロードセルが5V電源で駆動される場合、フルスケール出力は10mVとなり、測定精度は2.5µV以下が必要です。もう一度簡単に述べると、わずか2.5µVのオフセットシフトが12ビットレベルで1 LSBの誤差を生じます。この精度は、従来型の高品質オペアンプでは難しい要件です。たとえば、OP07の最大オフセットTCは1.3µV/℃で、最大長期ドリフトは月当り1.5µVです。ブリッジで必要となる極めて低いオフセットドリフトを維持するには、何らかのアクティブオフセット調整が必要です。これは、ハードウェア、ソフトウェア、または両方の組み合わせで実行することができます。

ハードウェアを用いたオフセット調整:チョッパ安定化や自動ゼロ設定のアンプは、純粋なハードウェアソリューションとなります。特別な回路がアンプに内蔵されており、継続的に入力をサンプリングし、入力ピン間の電圧差を最小限に維持するように調整されています。これらの調整は連続的に行われるため、時間と温度に対するドリフトは補正回路の関数になり、アンプの実際のオフセットではありません。MAX4238およびMAX4239の標準オフセットドリフトは、10nV/℃で50nV/1000時間になります。

ソフトウェアを用いたオフセット調整:ゼロキャリブレーションや自重測定が、ソフトウェアを用いたオフセット調整の例です。たとえば、セルに負荷のない、ある1つの状態のブリッジでブリッジ出力を測定します。次に負荷をセルに加えてもう一度値を読み取ります。2つの読取り値の差は、加えられた負荷によってのみ生じるものです。読取り値の差を得ることで、電子回路のオフセットだけでなく、ブリッジのオフセットも取り除くことができます。これは、極めて効率的な手法ですが、所望の結果がブリッジの出力変化に基づいているときにのみ使用可能な手法です。ブリッジ出力の絶対読取り値が必要な場合、この技術は使用することができません。

ハードウェア/ソフトウェアのオフセット調整:2極のアナログスイッチを回路に追加すると、ほとんどすべてのアプリケーションでソフトウェアのキャリブレーションを行うことができます。図3では、スイッチを使用してブリッジの片側をアンプから取り外し、アンプの入力を短絡しています。ブリッジのもう一方の片側は、アンプの入力に接続したままにしてコモンモード入力電圧を維持することによって、コモンモード電圧の変化によって生じるおそれのある誤差をいずれも排除します。アンプ入力を短絡することによって、システムのオフセットの測定が可能になります。この読取り値を、後に続く通常の読取り値から減算することで、すべての電子回路のオフセットが除去されます。残念ながら、この手法ではブリッジのオフセットを除去することはできません。

図3. スイッチを追加することでソフトウェアキャリブレーションが可能
図3. スイッチを追加することでソフトウェアキャリブレーションが可能

この種の自動ゼロキャリブレーションは、多くの最新ADCに組み込まれており、ADCオフセットの排除に極めて効果的です。ただし、ブリッジのオフセットや、ブリッジとADC間の電子回路のオフセットは排除されません。

オフセット補正の少し複雑な形態は、ブリッジと電子回路間に2極双投スイッチを使用するものです(図4を参照)。ポジションAからポジションBにスイッチを切り替えると、ブリッジとアンプ間の接続の極性が逆になります。スイッチがポジションBにあるときに取得したADCの読取り値を、スイッチがポジションAにあるときに取得したADCの読取り値から減算すると、結果は2VoGainになります。オフセットの項はありません。この手法は電子回路のオフセットをなくすだけでなく、信号対ノイズ比を2倍改善します。

図4. 2極双投スイッチを追加して拡張ソフトウェアキャリブレーションを実施する例
図4. 2極双投スイッチを追加して拡張ソフトウェアキャリブレーションを実施する例

ACブリッジ励起:現在ではあまり使用されませんが、何年もの間抵抗ブリッジのAC励起は、電子回路のDCオフセット誤差を除去する、一般的で有効な方法でした。ブリッジをAC電圧で駆動する場合、ブリッジの出力もAC信号になります。この信号は容量的にカップリング、増幅、レベルシフトなどを行うことが可能で、最終信号のAC振幅は、電子回路のいずれのDCオフセットにも依存しません。次に、標準のAC測定手法を使用してAD信号の振幅を測定します。AC励起を使用するときには、ブリッジのコモンモード電圧の変化を最小限に抑えることによってこれを達成する必要があります。これによって回路のコモンモード除去の要件は大幅に簡素化されます。

ノイズ

上記で述べたように、ノイズは低出力ブリッジを取り扱う上で最大の問題の1つです。また、多くのブリッジアプリケーションの低周波特性では、「フリッカ」すなわち1/Fノイズも考慮することが必要となります。ノイズの詳細な考察はこの記事の適用範囲ではありませんが、この問題に関して書かれた多くの記事がすでに存在します。ここでは、良好な設計では4つのノイズ源の低減について考慮すべきであることを述べるにとどめます。
  1. システムからノイズを遮断する(適切な接地、シールド、および配線の手法)
  2. システムで生成されるノイズの低減(アーキテクチャ、部品選択、およびバイアスレベル)
  3. 電子ノイズの低減(アナログフィルタ、コモンモードの除去)
  4. ソフトウェア補正またはDSP (複数の測定を使用して必要な信号を強化し、不要な信号を除去するアルゴリズム)
近年開発された高分解能シグマ-デルタコンバータは、ブリッジ信号のディジタル化の作業を大幅に簡素化します。次の項では、このコンバータが上記で考察した5つのノイズの問題にどのように対処しているのかを示します。

高分解能シグマ-デルタコンバータ(ADC)

低ノイズPGAを備えた今日の24ビットおよび16ビットのシグマ-デルタADCは、低速アプリケーションにおいて抵抗ブリッジを測定するためのほぼ理想的なソリューションです。このソリューションは、ブリッジのアナログ出力のディジタル化を試みる上で5つの主要な問題(上記の考察、図2、および以下を参照)に対処しています。

励起電圧Veの変化

バッファリングリファレンス電圧の入力によって、レシオメトリックシステムを構築する作業が簡素化されます。抵抗分圧器およびノイズ抑制コンデンサは、Veをトラッキングするリファレンス電圧の生成に必要な唯一の部品です(図2を参照)。レシオメトリックシステムでは、出力はVeの小さな変動には反応せず、高精度電圧リファレンスの必要性はなくなります。

レシオメトリックシステムがオプションでない場合、これらのマルチチャネルADCは代替ソリューションとなります。1つのADCチャネルを使用してブリッジの出力を測定することが可能で、2番目の入力チャネルを使用してブリッジの励起電圧を測定することができます。次に、上記の式7を使用してVeの変動を補正することができます。

コモンモード電圧

ブリッジとADCが同じ電源で駆動されている場合、ブリッジ出力は1/2VDDでの差動信号となります。これらの入力条件は、ほとんどの高分解能シグマ-デルタコンバータに理想的です。また、これらの優れたコモンモード除去機能(100 + dB)によって、コモンモード電圧の小さな変動の問題が解消されます。

オフセット電圧

サブµV範囲の電圧分解能の場合、ブリッジ出力はそのままADC入力に接続することができます。熱電対効果がないものと想定すれば、オフセット誤差の唯一の要因はADC自体になります。オフセット誤差を低減するために、これらのコンバータのほとんどは、ゼロボルトを入力に加えて測定値を取得することができる内部スイッチを備えています。この測定値を、後に続くブリッジ測定値から減算することで、ADCのオフセットを除去することができます。多くのADCはこのゼロキャリブレーションを自動的に実行します。したがって、それ以外の場合には、ユーザが意図的にADCオフセットの補正を行う必要があります。このオフセット補正の方法によって、オフセット誤差はADCのノイズレベルにまで低減し、1µVP-P未満にすることができます。

オフセットドリフト

温度がキャリブレーションサイクルの間で大きく変化する可能性がないほど連続的または頻繁にADCに対してゼロキャリブレーションを使用することで、温度変化や長期ドリフトによって生じるオフセットの変化が効果的に排除されます。オフセットの読取り値の変動がADCピークトゥピークノイズに等しくなる場合があることに留意する必要があります。比較的に短期間にわたるブリッジ出力の小さな変化を検出することが目的である場合は、自動キャリブレーション機能をオフにすることが最善の策であると思われます。これによってノイズ源の1つが排除されるからです。

ノイズ

ノイズは、3つの手法で取り扱われます。このうち最も当然な手法は内部ディジタルフィルタです。このフィルタは、高周波ノイズの影響を実質的に排除し、電源ラインから侵入する低周波のノイズを除去することもできます。電源ライン周波数の通常モードの除去は、一般的に100dBより優れています。ノイズ除去の2番目の形態は高コモンモード除去によって得られるもので、ここでも標準的に100dBを超えます。コモンモード除去は、ブリッジワイヤが拾う不要なノイズを低減し、ブリッジの励起電圧のノイズの影響を低減します。最後に、連続ゼロキャリブレーションによって、キャリブレーションの更新レートより下の周波数におけるフリッカすなわち1/Fノイズを低減します。

安価な方法

ブリッジの出力をそのまま高分解能シグマ-デルタADCの入力に接続することは、すべての問題に対するソリューションにはなりません。一部のアプリケーションでは、使用するADCの入力にブリッジの出力をマッチングさせるために信号コンディショニングが必要です。この信号コンディショニングは一般的に、次の3つのカテゴリの1つになります。すなわち、増幅、レベルシフト、および差動/シングルエンド変換です。優れた計装アンプはこれらのすべての作業を遂行しますが、高価である可能性があり、またオフセットドリフトに関する対処が欠けています。以下の回路は、計装アンプより低コストで適切な信号コンディショニングを実現することができます。

シングルオペアンプ

増幅のみを必要とする場合、図5に示す単純な回路が有効な場合があります。一見すると、平衡化されておらず、またブリッジに負荷が配置されているため、不十分な選択のように思えます。ただし、ブリッジの負荷は(望ましくない場合でも)必ずしも問題とはなりません。多くのブリッジはローインピーダンスであり、350Ωが極めて一般的です。各出力のインピーダンスはこれの半分、すなわち150Ωです。この150Ωの抵抗がR1の抵抗に追加され、利得がわずかに低下します。この追加された抵抗の補償は、150Ωだけ小さな値をR1として選択することによって簡単に行われます。当然、150Ωの値にはいくらかの許容誤差があり、ブリッジの抵抗温度係数(TCR)はR1やR2のTCRと正確に一致しない可能性があります。それにもかかわらず、R1が150Ωよりはるかに大きければ、この影響はかなり少なくなります。ゼロキャリブレーションのスイッチも図5に示します。

図5. ローインピーダンスブリッジへのインタフェース接続の例
図5. ローインピーダンスブリッジへのインタフェース接続の例

差動 対 計装

多くのアプリケーションでは、差動アンプを計装アンプの代わりに使用することができます。これは、コストを低減することができるだけでなく、ノイズ源やオフセットドリフト源の数を低減することができます。上記のアンプの場合と同じく、ブリッジ抵抗の値とTRCを考慮に入れる必要があります。

デュアル電源

図6の回路は、その単純さからここで言及する価値があります。ブリッジ出力は、2つのオペアンプと2つの抵抗のみを使用して増幅、レベルシフト、およびグランド基準信号に変換されます。また、この回路では、ブリッジ両端の電圧が2倍になり、出力信号は2倍になります。ただし、この手法には、負の電源が必要で、フルアクティブブリッジを使用するとわずかに非線形の出力が生成されるという短所があります。片方だけがアクティブ素子のブリッジの場合、-Veを生成するフィードバックループのパッシブ側のブリッジを使用することでこの線形誤差を回避することができます。

図6. ローインピーダンスブリッジへのインタフェース接続の代案回路の例
図6. ローインピーダンスブリッジへのインタフェース接続の代案回路の例

結論

抵抗ブリッジは、今もなお、抵抗の小さな変化を検出し、不要なソースからの抵抗の変化を除去するために非常に有用です。最新のアナログ-ディジタルコンバータ(ADC)は、ブリッジ測定の作業を大幅に簡素化しています。このようなADCの1つを追加すると、以下に示す主要な機能をADCに組み込むことによって、ブリッジ回路の主要な問題に対処することができるようになります。主要な機能とは、差動入力、内部アンプ、自動ゼロキャリブレーション、高コモンモード除去、およびディジタルノイズフィルタリングの各機能です。
次のステップ
EE-Mail EE-Mail配信の登録申し込みをして、興味のある分野の最新ドキュメントに関する自動通知を受け取る。
© , Maxim Integrated Products, Inc.
このウェブサイトのコンテンツは米国および各国の著作権法によって保護されています。コンテンツの複製を希望される場合は お問い合わせください。.
APP 3426:
チュートリアル 3426,AN3426, AN 3426, APP3426, Appnote3426, Appnote 3426