チュートリアル 1109

小型、高電圧ブーストコンバータ

アバランシフォトダイオード(APD)、ピエゾトランスデューサ(PZT)、真空蛍光ディスプレイ(VFD)およびマイクロ電子機器システム(MEMS)をバイアスするには高電圧電源が必要です。この論文では低入力電圧から高出力電圧を生成する3つのトポロジー(図1a1bおよび1c)を提供し、電力密度と回路のサイズに焦点をあて、各トポロジーの利点、欠点を論述します。論文の最後には、トランスとインダクタベースの解決法を比較する実験データが記載されています。

図1a~1c. この3つのトポロジーの高電圧DC-DCコンバータは低入力電圧から高出力電圧を生成するのに使用されます。
図1a~1c. この3つのトポロジーの高電圧DC-DCコンバータは低入力電圧から高出力電圧を生成するのに使用されます。

多くのAPDアプリケーションに必要とされる高電圧バイアス(75V)は、3Vの電源から取り出されます。このような条件には下記の課題があります。
  • 一般的に、高電圧MOSFETは低3Vゲート駆動で動作しない。
  • 高電圧MOSFETのより大きなドレイン・ソース容量はドレインを出力電圧にスルーするインダクタにエネルギーを必要とする。その結果生じる損失は1/2 fswitch×CDSVOUT ²ほど大きくなる。
  • 高電圧MOSFETは、低電圧のものと比べると大型で高価である。高電圧パワーMOSFETがスイッチングコントローラICの間にあることは殆どない。
  • 極度なデューティサイクルは、非効率的な短いオフタイムまたは、低スイッチング周波数を強要する。低スイッチング周波数は高リップルを発生させ、更に大きな磁気を必要とする。
図1cの回路は、オートトランスを使用することによりこれらのチャレンジを解決します。MOSFETのピーク電圧が低減され、28V内部MOSFETを装備しているMAX1605の使用が可能になります。このレイアウトは全て(8ピンDIPよりも小型) 6mm x 8.5mmの両面ボードに収まります(図2)。

図2. この6mm x 8.5mm DC-DCコンバータはMAX1605を使って、2.5Vから75Vまで変換します。回路の表裏のレイアウトが示されています。
図2. この6mm x 8.5mm DC-DCコンバータはMAX1605を使って、2.5Vから75Vまで変換します。回路の表裏のレイアウトが示されています。

動作理論

標準ブーストおよびフライバックDC-DCコンバータを組み合わせて図1cのようなハイブリッドトポロジーを形成することが可能です。その結果、組み合わされたトポロジーは、2次巻きフライバック電圧を入力電圧と1次巻きフライバック電圧の上に積み重ねます(標準フライバックコンバータは、2次側で生成されたフライバック電圧しか利用しません)。標準ブーストコンバータと比べ、このトポロジーは、LXで見られる電圧を制限することにより、より高い出力電圧を低電圧MOSFETから生成します。

トランスは下記の利点を提供します:
  • より高い出力電圧が得られる
  • 低デューティサイクル動作
  • MOSFETの低電圧化
MOSFETでの一定ピーク電流とともに、トランスを断続モードで動作する時、下記の利点も生じます。
  • より高いスイッチング周波数が低出力リップルを生成
  • より高い周波数リップル
  • 小型磁気
MAX1605およびその他多くのブーストコンバータがこのトポロジーで使用できます。最高出力電圧は、トランスの巻線比、トランスおよびダイオードの電圧定格、MOSFETの電圧定格、およびドレイン容量、そしてダイオードのリバース回復時間によって制限されます。

標準ブースト

図1aに標準ブーストコンバータが示されています。MOSFETがオンになると、インダクタ電流がランプアップします。MOSFETがオフになると、LXがVOUT + VDまで上昇し、インダクタ電流がランプダウンします。直観的に、インダクタが出力にエネルギーを伝達するのにn分の1時間(1/n)かかるとすれば、出力電圧(VOUT)は入力電圧(VIN)のn倍となり、従って次式が作成されます。



この場合Dはデューティサイクルです。さらに分析的な証明は図3を使って求められます。この証明の鍵は電流のランプアップ量とランプダウン量が同じである安定状態動作にかかっています。



図3. 図1aの回路のインダクタ電流に関するこの分析を使ってデューティサイクルを決めることが可能です。
図3. 図1aの回路のインダクタ電流に関するこの分析を使ってデューティサイクルを決めることが可能です。

従って、最終的なインダクタ電流は初期のインダクタ電流と同等です。



何故なら同等であるから、



トランスの左側の2次巻線をVINに接続し、巻線比を1に設定することにより、図1bの回路も図1aの回路と同格にすることができます。2次側のダイオードは1次側に反映することで、フライバックコンバータとブーストコンバータの関係がわかりやすくなります。

巻線比が1:1よりも大きい場合、超極端なデューティサイクル以下で高出力電圧が可能になるというてこの作用があります。または、トランスのノード1をどの電源にでも接続することもでき、その電源に対し、てこ作用を可能にすることもできます。オフサイクルの間、LXが上がるので、ノード1を図1cに示されているように接続することで、追加の電圧ステップが得られます。またこの接続によって、トランス1次側からドレインで短い高電圧スパイクを生成するMOSFETへダンプされる漏れエネルギーをいくらか捕らえることもできます。電圧スパイクがMOSFETの電圧許容よりも高い場合、スナバ回路が漏れエネルギーを放散するのに必要となります。

図1bでは、LXがグランドに短絡され、インダクタに関しては、1次側の電流がランプアップすることが可能になっています。トランスの2次側には電流が流れず、ダイオードはリバースバイアスになっています。その理由は:



1次側の電流は、LXのスイッチがオフにされた時、停止しなければなりませんが、N × Iの積は定数になっていなければなりません。



この場合、下付き文字「P」は1次側、下付き文字「S」は2次側を示し、「initial」はMOSFETがスイッチオフされる直前の電流を示し、「final」はMOSFETがスイッチオフされた直後の電流を示しています。

何故ならIS_initial = IP_final = 0、



図1cの回路は、IP_final = IS_finalを除いて類似しています。従って



巻線比「N」を簡略化すると:



何故なら、図1cの2次側は決して独立して稼動しないからです。異例ですが、このNの定義は図1cに適しています。

図4は、図1cの1次側の電流波形を示しています。出力が入力電圧の2倍以上であるステップアップコンバータでは、オフ時間のほうがオン時間よりも効率上大きな影響があります。(同等のブーストコンバータで)インダクタンス(LBST)を最小にすることによりオフ時間が最小化され、またこれによってこれ以上の低減が望ましくない効率ロスを導くほどの部品サイズの低減をします。次に図4のトランスの全インダクタンスをN倍の大きさに選んでください。1次側の電流がIPKからではなくIPK/Nからランプダウンするので、同じオフ時間を保持するには1次インダクタンスはN倍大きくなければなりません。

図4. 図1cの回路における1次側トランス電流のこの分析はデューティサイクルを決めるのに使われます。
図4. 図1cの回路における1次側トランス電流のこの分析はデューティサイクルを決めるのに使われます。

1次側のインダクタンスは:



ここで、LBSTはLTOTより小さいN²で、LTOTはオートトランスの全インダクタンスです。また、LTOTはLBSTよりN倍大きく、LPはLBST/Nです。結果として、1次側はシンプルなブーストコンバータよりも速くランプします。



安定状態には、図4を見ると次のことが明確です。



この場合ΔIUPは1次側電流の上向きのステップで、ΔIDOWNは下向きのステップです。ΔIUPおよびΔIDOWNは下記のように計算します。

および



故に



VOUT/VINの解答は次のような結果となります。



図3および図4は縮尺をあわせて描かれており(最適の最小値に設定されている)同じオフ時間をもっています。図3および図4の灰色の部分は負荷に供給されたエネルギーを示しています。パルス毎のエネルギーはこの部分に比例します。このエネルギーは、1/2 L × I²の式を使って計算することもできます(図4のLはN倍大きいこと、またIはN倍小さい事に留意して下さい)。図1cの回路はパルス毎のエネルギーの供給量が少ないので、リップルはN倍小さくなります。従って、トランスは出力電圧の昇圧だけでなく、出力リップルの降下にも活用されます。

図1cのトポロジーに関しては、パルス毎のエネルギーの供給は少ないのですが、図4で明確に示されているように、パルスを多く提供することで補償されます。図1cはN倍大きいインダクタンスを必要としますが、飽和電流は、1次側と2次側がIPK/Nの電流を同時に見るだけなので、N倍少なくてすみます。ISATがNの因数だけ小さく、インダクタンスがN倍大きいので、トランスのエネルギー蓄積機能がN倍小さくてもよい可能性があります。トランスのサイズはエネルギー蓄積の機能によるので、理論上では、物理的サイズがNの因数だけ小さなトランスを使うことが可能です。(実際には、入手可能なサイズは市場によって制限されます。)

出力リップル

断続コンダクションに関しては、どちらのコンバータの出力リップルでも、インダクタまたはトランスのエネルギー変化とオフ時間中の出力コンデンサのエネルギー変化を等式化することによって計算されます。インダクタ/トランスは、サイクルの最後にはゼロエネルギーとなるので、無負荷リップルは次式によって計算されます。



ブーストコンバータに関してはL = LBSTおよびI = IPKです。図1cの回路は、L = LBST × Nおよび I = IPK/Nなので:



ここで、ΔVOUTAはブースト構成の出力リップルで、ΔVOUTCは、図1cの回路の出力リップルです。図1cのリップルはブースト構成のN分の1 (1/N)の大きさで、スイッチング周波数はN倍高くなっています。

図5は、図1aおよび1cの回路が、両方とも同じオフ時間で設計された場合のリップルの比較を示しています。デューティサイクルがトランスの回路で(50%近くまで)標準化されているので、コントローラは同じオフ時間で周波数N倍高く動作することが可能です。

図5. この図は、図1aの回路と図1cの回路が許容できる最低オフ時間で最適化されていることを仮定して、両回路よって生成されるリップルを比較しています。
図5. この図は、図1aの回路と図1cの回路が許容できる最低オフ時間で最適化されていることを仮定して、両回路よって生成されるリップルを比較しています。

効率に関する考慮

トランスのトポロジーでは主に3つの効率損失が考えられます。トランス/インダクタDC抵抗がスイッチ抵抗と組み合わされ、ピーク電流の二乗に比例する損失が生じます。トランスのエネルギーが完全に出力とカプルされていないので、トランスリークインダクタンスによって損失が生じます。ダイオードが迅速に大量リバースバイアスされると(MOSFETがオンになる時)、ダイオードのあらゆる遅延(リバース回復時間、tRR)によってかなりな損失が生じます。

スイッチおよびトランス1次側のDC抵抗による効率損失のパーセント率は負荷とは独立しています。次のように概算できます。



ここで、ER_LOSSはパルス毎の抵抗によるエネルギーの損失で、Edeliveredはパルスにつき供給されるエネルギーです。1次側の抵抗電力消費の積分をとり、大きいデューティサイクルの抵抗効率損失は次のように概算されます。



ここで、Dはパーセント率で表現されたデューティサイクルで、Rはスイッチ抵抗および1次側の抵抗が加算された合計です。断続モードにおける動作に関しては、図1aおよび1cの回路に同じ等式が適用されます。リークインダクタンスの効率損失は次のように概算されます。



ここでLleakageは、1次側でみられるリークインダクタンスの合計です。巻線比の高いトランスは、より大きなリークインダクタンス、より高い周波数を提供し、パルス当りより低いエネルギーを供給するので、非効率な源はさらに顕著になります。

トランスの選択

既製のトランスは同等のインダクタよりも選択範囲が狭いので、一般にトランスの方が同等のエネルギーやエネルギー密度を提供するインダクタよりも高価になります。トランスの顧客ベースは小さくても、トランス構成セットの方が類似したインダクタ構成よりも可能性が大きくなります。結果として、カスタムトランスに基づいて磁気設計が度々必要になります。

オートトランスを規定する場合、同格のインダクタを考えてください。例をあげると、次のインダクタが東光㈱から入手可能です:

D32FU 680 µH、74mA、20Ω、3.5mm × 3.5mm × 2.2mm。

エンドトゥエンドの特性が同じようなオートトランスを要求することは妥当だと思います。1:9の巻線比のトランスのようなものに関しては、1次側の定格は6.8µH、740mA、および2Ωです。このインダクタンスの定格はN²の値(この場合Nは、巻線の合計を1次側の巻線数で割ったものです)に基づいたものです。1:9の巻線比では、合計は10巻線数の倍数になるはずです。前の計算ではN = 10を使う必要があります。飽和電流はNに逆比例して、抵抗はNに比例します。

時によっては、熱制限がNの割合で最高電流定格を可能にしません。また選択範囲の制限によって、理想的な出発点から始めることが不可能かもしれません。この分析は、カスタムトランスの業者と可能性を話し合うとき役に立つある程度の知識と出発点を提供します。オートトランスとして巻かれた場合、同等の磁気部品は、低電流は2次側で細い電線を使用することが可能なので、より少ないスペース(より小さい配線空洞)ですみます。(しかし、普通この方法は余分な製造コストがかかることで実現が阻止されます。)

アプリケーション

図6の回路は75VのバイアスのAPDを生成します。トランスがスイッチの電圧ストレスを低減するので、MAX1605のような小型の6ピンSOT23のデバイスが使えます。このICの28V、500mA MOSFETはVIN + (VOUT - VIN)/N = 17Vのピーク電圧を扱うだけなので十分に用が足ります。より高い巻線比の場合、回路はより高い電圧を取り扱うことが可能です。

図6. この回路はレイアウトが図2に示されており、2.5Vから75Vを生成するのに使われます。
図6. この回路はレイアウトが図2に示されており、2.5Vから75Vを生成するのに使われます。

図7はMAX1605のコントローラの最大出力電流(レギュレーションが5%外れた公称値)を出力電圧および入力電圧をパラメータとして示しています。

図7. この最大負荷対出力電圧グラフは、図6の回路によって供給される最大負荷を示しています。
図7. この最大負荷対出力電圧グラフは、図6の回路によって供給される最大負荷を示しています。

図1cの回路の出力リップルは以下のように計算されます。



ここでLPは1次側のインダクタンス、 IPKは1次側のピーク電流(500mA)、COUTは出力容量(0.47µF)、およびVOUTは出力電圧です。75V出力の場合、リップルは16mVP-Pです。このようなリップルを発生させる低インダクタンスは、図1aのようなストレートブースト構成には通常あまり効率がよくありません。

16mVP-Pリップルでさえも多くのアプリケーションにとって十分に少ないとは言えません。APDをバイアスするには、高いリップルが信号に直接カプルされるので高リップルは許容できません。このようなアプリケーションは電源に続いてRCまたはLCフィルタが使用できます。しかし、RCフィルタの抵抗が負荷レギュレーション誤差を発生させます。(標準負荷電流は小さいのですが、リップルフィルタは大型の抵抗器を必要とする可能性があります。)

100Vにおいて高容量はボードスペースを必要とするので、フィルタは殆ど抵抗によって構成されます。同じカットオフ周波数(同じ抵抗とコンデンサを使用)の場合、負荷レギュレーション誤差を図8の回路を使うことによりβの因数分低減することが可能です。固定VBEドロップが紹介されていますが、このアプローチは負荷のVOUTの依存を極端に減らします。負荷レギュレーションの同レベルでさらに大きくリップルを低減するには、β倍大きいフィルタ抵抗が使用できます。

図8. フィルタによってリップルが更に低減されます。
図8. フィルタによってリップルが更に低減されます。

実験的な比較:インダクタおよびトランスのアプローチ

高電圧コンバータのインダクタ対トランスの公平な比較のために、下記の機能をもつスイッチングコンバータを選びました。
  • 外部MOSFET
  • 可変スイッチング周波数
  • 可変電流リミット
  • 評価キットが入手可能
MAX668電流モードコントローラは、フィードフォワードコンデンサの必要性を排除するとともに、これらの基準を満たします。図9の回路はMOSFETを置き換えることによって、トランスをインダクタに置き換えて性能を比較することが可能です。

図9. この回路は高電力および高出力電圧を供給するのに使われます。
図9. この回路は高電力および高出力電圧を供給するのに使われます。

MAX668はIRF7401 MOSFETの48nCゲートチャージを効率的に駆動できるMOSFETドライバが装備されています。下記の部品とともに、インダクタベースの150Vブーストコンバータを形成します。下記の部品はMAX668の評価キットとあわせて使われます。
  • インダクタ:Coilcraft DO1813P-472HC 4.7µH、2.6A 0.054Ωインダクタ
  • 超高速ダイオード:ES1D 200V 15nsリバース回復時間
  • MOSFET:IRF640NS 200V 0.15Ω QG = 67nC、COSS = 185pFおよび5.5Vゲート駆動で2A以上を供給
  • 検出抵抗:50mΩ検出抵抗
FB端子と電圧源の間に接続されたもう1つの抵抗は、電圧源が出力電圧をFB端子へ電流をシンクまたはソースすることで調整可能にします。これにより出力電圧を150Vおよび入力電圧を6Vに調整することができます。

インダクタベースの解決法については、最高負荷電流が150Vで18mA (2.7W)です。ピーク効率(65%)は、最大負荷および自己消費(無負荷)電流が6Vの電源で91mAの時起こります。インダクタ回路内の自己消費電流の損失は、ダイオードのリバース時間およびMOSFETのドレイン容量によって生じます。この影響は図10に示されています。

図10. このスコープ写真(左)は、ES1Dダイオードの15nsリバース回復時間の影響を実証しています。波形の拡大図(右)は、ダイオードが時間どおりにターンオフせず、インダクタ電流が実際にマイナスにランプするところを示しています。
図10. このスコープ写真(左)は、ES1Dダイオードの15nsリバース回復時間の影響を実証しています。波形の拡大図(右)は、ダイオードが時間どおりにターンオフせず、インダクタ電流が実際にマイナスにランプするところを示しています。

トランスベースのアプローチ(図11)はインダクタを次のトランスに置き換えることによって実行されます。図1cのトポロジーを使って:

Sumida CMD-8LN 6313-T036、
LP = 5.6µH、IP = 2.3A、NP:NS = 1:9、
RP = 0.5Ω

図11. スイッチング波形は、MAX668回路つまり図9に示された150VステップアップDC-DCコンバータ用のトランスベースのアプローチを示しています。
図11. スイッチング波形は、MAX668回路つまり図9に示された150VステップアップDC-DCコンバータ用のトランスベースのアプローチを示しています。

1:9の巻線比をもつトランスを使う場合、ただ単に22VのMOSFETが必要となりますが、実際のアプリケーションではトランスの回路に(200VのMOSFETの代わりに) 30VのMOSFETを使います。それでも150Vで25.5mA (3/8W)供給し、効率は77%です。ピーク効率は15mAで88%、また、無負荷消費電流はあわせて1.8mAにしか過ぎません。

トランスと一緒に200VのMOSFETを使うことによって、より高い電圧が可能となります。200VのMOSFETと1:9のトランスは、理論的には、最高2kVまでの出力電圧に近づくことが可能です。しかし現実的にはトランスの巻線がこのような高電圧には耐えることができません。しかしながら、より大きな問題となるのは、高速リバース回復時間をもった1kV以上のダイオードを入手することです。遅いリバース回復時間のためには、スイッチング速度が低減されなければなりません。

Central Semiconductor (50ns tRR)の400V CMR1U-04ダイオードをES1Dダイオードに置換え、出力コンデンサを変えることによって、回路が最高400Vの出力を生成することが可能です。ES1Dダイオードは、MOSFETがオンになった時、陽極が-9 × VINになるので346V以上の出力を確実に生成することができません。VOUT = 330Vに設定された場合、回路は60%の効率で9.6mA (3.1W)生成することが可能で、またピーク効率は4mAで66%でした。

前述されたように、30V MOSFETは150V出力用により論理的なものです。IRF640NSがロジックレベルIRF7811W (30V、0.012Ω、QG = 18nC、CDSS = 500pF)に置換えられました。抵抗が極端に低下(0.15Ωから0.012Ωへ)しますが、効率の改善は僅かです。150Vで25.7mAの最高負荷を配電する時、効率は82.3% (対77%)です。15.5mAでのピーク効率は88%です。効率の結果は図12にまとめられています。

図12. この効率対負荷のグラフはトランスベースのステップアップDC-DCコンバータ対インダクタベースのステップアップDC-DCコンバータを比較対照しています。トランスを使用することにより、最大負荷、自己消費電流、および効率が大きく改善されています。
図12. この効率対負荷のグラフはトランスベースのステップアップDC-DCコンバータ対インダクタベースのステップアップDC-DCコンバータを比較対照しています。トランスを使用することにより、最大負荷、自己消費電流、および効率が大きく改善されています。

この僅かな効率の改善は2つのことを暗に意味します。主な損失はトランス内(抵抗損失および漏れエネルギー)で、容量損失はMOSFET内であるということです。顕著な損失は、約0.5Ωのトランスの1次側抵抗と関連しています。このシステムをより大きな電力提供用にすることができます。例をあげると、IPSAT = 5AおよびLP = 1.7µHに規定されたカスタムトランスは2倍以上の電力を配電するはずです。

従って、小型で廉価な、また、より効率的なIRF7811W MOSFETを使用するほかに、トランスブーストコンバータは低入力電圧で動作することが可能であるということです。トランスの活用は、電力密度および効率を改善し、リップルを低減し、小型で廉価な、また場合によっては内蔵のMOSFETを使用することが可能になります。トランスの活用にかかるコストは市場によって制限されます。サイズと電力密度が優先される場合、トランスを使うことを考慮して下さい。

次のステップ
EE-Mail EE-Mail配信の登録申し込みをして、興味のある分野の最新ドキュメントに関する自動通知を受け取る。
© , Maxim Integrated Products, Inc.
このウェブサイトのコンテンツは米国および各国の著作権法によって保護されています。コンテンツの複製を希望される場合は お問い合わせください。.
APP 1109:
チュートリアル 1109,AN1109, AN 1109, APP1109, Appnote1109, Appnote 1109