アプリケーションノート 5587

プリブーストリファレンスデザインによる車載ステップアップDC-DCレギュレータ用の外付け部品と補償の選択

筆者: Andrea Longobardi

要約: このアプリケーションノートでは、ブースト構成でMAX16990/MAX16992の最適性能を引き出す外付け部品を選択する際に必要なパラメータや計算について検討します。次に補償部品の選択について説明し、任意のブーストレギュレータの補償に適用可能な一般的方式を示します。ユーザーが外付け部品の選択、補償の設計や電源性能の評価を行う際に役立つカルキュレータを提供します。このブーストレギュレータの最適レイアウトとして、車載プリブーストアプリケーションにおけるデバイスの使用方法を示すリファレンスデザインについても説明します。

はじめに

MAX16990や2.2MHzのスイッチング周波数を備えたMAX16992などの高電圧ブーストコントローラには、車載分野で多くのアプリケーションがあります。そのうち2つの用途は、コールド/ウォームクランク中にシステム電圧を維持するプリブーストレギュレータと、高輝度LEDの電源です
このアプリケーションノートでは、まずMAX16990/MAX16992で車載高電圧ステップアップDC-DC電源を実現する方法と、最適なシステム性能を達成する外付け部品の選択方法について検討します。その後、プリブーストアプリケーションのリファレンスデザインを示します。

外付け部品の選択

外付け部品を選択する際のパラメータ

MAX16990とMAX16992の最適性能を引き出す外付け部品を選択するにあたっては、基本的に設計上、4つの入力パラメータがあります。
  1. スイッチング周波数(fSW)
  2. 出力電圧(VOUT)
  3. 出力電流範囲(IOUTMINとIOUTMAX)
  4. 入力電圧範囲(VINMINとVINMAX)
MAX16990とMAX16992は、それぞれ100kHz~1MHzと1MHz~2.5MHzの異なるスイッチング周波数範囲で動作します。必要なスイッチング周波数に合わせて製品を選択します。
出力段についてはすべての情報(電圧および電流範囲)が既知です。一方、入力段でわかっているのは電圧範囲だけです。平均入力電流範囲を見積もることは有益です。これは次の2つの式で行うことができます。
式1. (式. 1)
式2. (式. 2)
ここで、パラメータEffは見積もったブーストレギュレータの効率です。MAX16990/MAX16992のデータシートにある「Typical Operating Characteristics (標準動作特性)」から得られたEffの当初の見積もりを適用し、すべての外付けパワー部品(nMOS、インダクタ、検出抵抗、整流ダイオード)の値を決めた後、カルキュレータによってその見積もりを精緻化することができます。
次に、レギュレータが動作するデューティサイクル範囲(DMINとDMAX)を評価する必要があります。これは次の2つの式で算定することができます。
式3. (式. 3)
式4. (式. 4)
ここで、VDは整流ダイオードの順電圧、RDS(ON)はターンオン時のnMOSのドレイン-ソース抵抗、RSENSEは検出抵抗です。RSENSEはまだ選択していないため、当面、式の中でこの項を無視します。後でデューティサイクル範囲のより正確な見積もりを行います。
概算したデューティサイクル範囲が選択したデバイスの仕様の範囲内にあることを確認します。MAX16990については4%~93%、MAX16992については24%~85%です。

インダクタ

アプリケーション全体にわたって連続伝導モード(CCM)の動作を保証するため、式5の計算のように臨界インダクタンス(LC)を上回るインダクタ(L)を選択します。
式5. (式. 5)
33%が計算上のデューティサイクル範囲内にある場合、LCはD = 33%における最大値です。それ以外の場合は、最大デューティサイクルと最小デューティサイクルで計算した値の間でLCの最大値を選択します。
適切なインダクタを選択する際に留意すべきもう1つの側面は、LIR係数です。このパラメータは、次のようにピーク間インダクタ電流と平均入力電流の比として定義されます。
式6. (式. 6)
インダクタ(L)とLIR係数の関係は式7で表されます。
式7. (式. 7)
損失を低減するには、0.3~0.5のLIR係数を保証するインダクタを選択します。LがLCに等しい場合、LIR係数は2です。さらにLを増大させると、LIR係数は減少します。選択したインダクタの飽和電流は、次の式で表されるピーク電流を上回る必要があります。
式8. (式. 8)
図1は、スイッチング時間中のインダクタ電流の変化を示しています。
図1. ブーストレギュレータのインダクタ電流
図1. ブーストレギュレータのインダクタ電流
ピークインダクタ電流は、ピークnMOS電流および整流ダイオード電流と同時に発生します。この事情を考慮して、これら2つのパワー部品の定格電流を相応に選択します。さらに、最大nMOSドレイン-ソース間電圧は出力電圧(VOUT)+整流ダイオードにおける電圧降下(VD)に等しく、整流ダイオード両端の最大逆電圧は出力電圧(VOUT)に等しくなります。

検出抵抗

ピークインダクタ電流を計算したら、検出抵抗(RSENSE)を選択することが可能です。デバイスは、ISNSピンの電圧が212mV (min)に達すると電流制限をトリガします。この電圧には、検出抵抗の電圧降下による部分と、スロープ補償に使用されるスロープ抵抗(RSLOPE)の電圧降下による部分があります。スロープ補償に100mVの余裕を残すため、当初はRSENSEが電流制限スレッショルドにおいて112mVの電圧降下を生成することが推奨されます。式9では、ピークインダクタ電流よりも20%大きい電流制限スレッショルドでRSENSEを計算しています。
式9. (式. 9)

出力コンデンサ

出力電圧リップルを最小限に抑えるには、適正な出力コンデンサ(COUT)とそれに関連したESRを選択することが非常に重要です。
出力電圧リップル(VOUT_RIPPLE)がオフ時間中のコンデンサ放電による電圧降下とESRによる電圧降下に均等に分かれると仮定します。
式10. (式. 10)
式11. (式. 11)

補償

以上の外付け部品(インダクタ、検出抵抗、出力コンデンサ)を検討した後、プリブーストレギュレータに必要な外付け補償部品を検討する必要があります。ブーストレギュレーションループの概要については、図2を参照してください。このループは、パワー段(A(f))とフィードバック段(B(f))で構成されます。
図2. ブーストレギュレータの小信号モデル
図2. ブーストレギュレータの小信号モデル
適切な外付け補償部品(RCOMP、CCOMP、CCOMP2、RSLOPE)を選択するには、周波数領域におけるループ応答を記述し、その安定性を評価する必要があります。レギュレーションループは2つの段に分けることができます。
1つ目の段、A(f)はパワー段であり、電流検出回路、PWMコンパレータ、外付けnMOS、インダクタ(L)、出力コンデンサ(COUT)、負荷抵抗(RLOAD)で構成されます。この段の周波数応答は式12で記述されます。
式12. (式. 12)
DC利得ACMは次のとおりです。
式13. (式. 13)
式12の分子は、次の出力コンデンサのESRによって導入されたゼロ、
式14. (式. 14)
および、次の電流モードブーストレギュレータの右半平面ゼロで構成されます。
式15. (式. 15)
このゼロがモジュール側からは通常のゼロとして機能する一方、位相側からはポールとして機能するため、クローズドループ周波数応答の位相が減少することに留意してください。
式12のA(f)の分母は、次の出力ポール、
式16. (式. 16)
および、スロープ補償によって抑制する必要がある、スイッチング周波数の半分の周波数にあるダブルポールで構成されます。
クローズドループ応答を特長付ける2つ目の段、B(f)はフィードバックネットワーク(AFB)とエラーアンプ(AEA)で計算します。
式17. (式. 17)
DC利得はAFBとAEAの利得から計算します。
AFB = VREF/VOUT (式. 18)
AEA = gm × ROUT (式. 19)
ここで、gmは相互コンダクタンスエラーアンプの電圧-電流利得で、ROUTはその出力です。
エラーアンプのゼロと主ポールは、外付け補償部品CCOMPとRCOMPによって決定されます。
式20. (式. 20)
式21. (式. 21)
必要に応じて、COMPピンとGND間のコンデンサ(CCOMP2)によってもう1つエラーアンプのポールを追加することができます。
式22. (式. 22)
レギュレータのクローズドループ応答は、A(f)とB(f)を組み合わせることによって得られます。
Loop(f) = A(f) × B(f) (式. 23)
ループの周波数応答がわかったら、安定性を確保する最初のステップは、スイッチング周波数の半分の周波数における発振を防止するために適切なスロープ補償を選択することです。そのために、式24に示すQ係数が0と1の間にあることが必要です。
式24. (式. 24)
ここで、Snはオン時間中の正のインダクタ電流ランプに検出抵抗を掛けたものです(RSENSEにおける電圧ランプ)。
式25. (式. 25)
Seは、スロープ補償ランプにRSENSE + RSLOPEを掛けたものです。
Se = ICOMP × fSW × (RSLOPE + RSENSE), ICOMP = 50µA (式. 26)
RSLOPEは、すべての動作条件で0と1の間のQ係数を持つ必要があります。
スロープ補償のワーストケースのシナリオは、入力電圧が最低で、出力電流が最大である場合です。
式27に示す値よりも大きなRSLOPEを選択すると、すべての動作条件で0と1の間のQ係数が保証されます。
式27. (式. 27)
RSLOPEを選択したら、式28を使用して、実際の最小電流制限の値を計算することが可能です。
式28. (式. 28)
電流制限が大きすぎる場合は、適宜、目的の値に達するまでRSENSEとRSLOPEを増やします。
最小電流制限がピークインダクタ電流を上回ることを確認します。
スイッチング周波数の半分の周波数におけるバイポーラを除去したら、エラーアンプの補償部品を選択し、クロスオーバー周波数で十分な位相マージンを確保する必要があります。
最初のステップは、目的のクロスオーバー周波数(fC,TARGET)を選択することです。この周波数はfSW/10とfZ,RHP/10を下回る必要があります。当初、出力コンデンサのESRによるゼロ(fZ,ESR)がfC,TARGETよりも10倍高いと仮定します。この仮定の下では、クローズドループ周波数応答を2つのポールと1つのゼロの単純なシステムの周波数応答として近似することができます。
式29. (式. 29)
DCGAIN = ACM × AFB × AEA (式. 30)
目標のクロスオーバー周波数と得られたDCGAINに基づいて、2つのケースを検討することができます。
第1のケースは次の場合です。
式31. (式. 31)
このケース(図3参照)では、エラーアンプのポールを負荷ポールの後に置きます。
式32. (式. 32)
また、エラーアンプのゼロをちょうど目標のクロスオーバー周波数に置きます。
式33. (式. 33)
これによって、位相マージンで45°の正の遅れが保証されます。
図3. クローズドループ応答の振幅のボーデ線図、ケース1
図3. クローズドループ応答の振幅のボーデ線図、ケース1
第2のケースは次の場合です。
式34. (式. 34)
このケース(図4参照)では、エラーアンプのポールを負荷ポールの前に置きます。
式35. (式. 35)
また、エラーアンプのゼロをちょうど目標のクロスオーバー周波数に置きます。
式36. (式. 36)
これによって、位相マージンで45°の正の遅れが保証されます。
図4. クローズドループ応答の振幅のボーデ線図、ケース2
図4. クローズドループ応答の振幅のボーデ線図、ケース2
カルキュレータを使用して、得られたクロスオーバー周波数と位相マージンを見積もります。それらが十分でなければ、RCOMPを増やしてクロスオーバー周波数と位相マージンを増加させます。
出力コンデンサのESRからのゼロが無視可能ではなく、位相マージンとクロスオーバー周波数に影響を与える場合は、もう1つESRゼロに対応するエラーアンプのポール(CCOMP2)を追加します。
式37. (式. 37)

リファレンスデザイン

必要な外付け部品と補償部品について説明した上で、車載プリブーストアプリケーションのリファレンスデザインを検討します。
車載プリブーストアプリケーションの通常の要件は次のとおりです。
fSW 2.2MHz
VIN 3.5V to 6V
VOUT 8V
IOUT 1A to 2A
VOUT_RIPPLE 50mV
効率(Eff)を90%と見積もると、入力電流範囲は次のようになります。
式38. (式. 38)
式39. (式. 39)
第2のステップは、デューティサイクル範囲を計算することです。そのために、nMOS抵抗を選択するのが有益です。nMOSの定格の要件を決めるには、ピークトランジスタ電流を計算する必要があります(ピークインダクタ電流に対応)。
入力電流が最大のときに0.5の最大LIRを仮定します。
式40. (式. 40)
この情報に基づいて、定格ドレイン電流が10AであるFairchildのFDS5670 nMOSを選択しました。このトランジスタの標準RDS(ON)は、VGS = 5V (MAX16992のゲート-ソース間電圧)で15mΩです。
この情報が得られたら、差し当りRSENSEを無視してデューティサイクル範囲を計算することができます。
式41. (式. 41)
式42. (式. 42)
整流ダイオード(Diodes IncorporatedのB3x0-13-F)の順電圧が0.5Vに等しいと仮定します。このデューティサイクル範囲はMAX16992に適合しています。連続伝導モードを保証するため、次のインダクタが必要です。
式43. (式. 43)
ワーストケースのシナリオでは、D = 0.33%およびIOUT = 1Aです。
この情報に基づいて、Würth Elektronikの0.47µHのインダクタ744314047を選択しました(IR = 18A, ISAT = 20A)。このインダクタを使用した場合、入力電圧が最低(で入力電流が最大)であれば、次のようになります。
式44. (式. 44)
その結果、インダクタ(とnMOS)のピーク電流が次のように得られます。
式45. (式. 45)
この値は、nMOSの定格ドレイン電流と合致しています。
これで検出抵抗を計算することが可能になりました。
式46. (式. 46)
RSENSEには15mΩの抵抗を選択しました。
出力電圧リップルに関する設計仕様に基づいて、COUTに対する制約は次のとおりです。
式47. (式. 47)
式48. (式. 48)
スイッチング周波数2.2MHzで3mΩのESRを持つ村田製作所の47µFのコンデンサGRM32ER61C476Kを選択しました。
補償のために選択する最初のパラメータはRSLOPEです。
式49. (式. 49)
標準の1.3kΩの抵抗を選択しました。最小電流制限スレッショルドは次のようになりました。
式50. (式. 50)
DCGAIN、負荷ポール周波数、および右半平面ゼロの周波数は次のとおりです。
DCGAIN = ACM × AFB × AEA = 91.6dB (式. 51)
式52. (式. 52)
式53. (式. 53)
これらは、入力電圧が最低で負荷電流が最大であるワーストケースのシナリオについて計算したものです。
村田製作所の47µFのコンデンサは、2kHzを超える周波数でESRが20mΩを下回ります。
そのため、ワーストケースではESRゼロは次のとおりです。
式54. (式. 54)
このケースでは、最高クロスオーバー周波数がfZ,RHP/10 = 25.9kHzを下回る必要があります。
25kHzの目標クロスオーバー周波数を選択して、次の式に従う必要があります。
式55. (式. 55)
このケースでは、CCOMPの目標値は次のようになります。
式56. (式. 56)
標準の470pFのコンデンサを選択した結果、RCOMPの目標値は次のように見積もられます。
式57. (式. 57)
標準の15kΩの抵抗を選択しました。
残る最後の部品はCCOMP2です。
式58. (式. 58)
標準の68pFのコンデンサを選択しました。
選択した外付け補償部品を使用した場合、エラーアンプのゼロおよびポール周波数は次のとおりです。
式59. (式. 59)
式60. (式. 60)
式61. (式. 61)
カルキュレータを使用して、得られたクロスオーバー周波数(fCROSS)と位相マージン(PM)を算定します。
このケースでは、これら2つのパラメータは次のとおりです。
fCROSS = 26.3kHz (式. 62)
PM = 45° (式. 63)
クローズドループレギュレータの最終的なボーデ線図を図5図6に示します。
図5. ループ利得
図5. ループ利得
図6. ループ位相
図6. ループ位相
Designation Description
N Fairchild FDS5670 nMOS
D Diodes Inc. B3x0-13-F
L Würth Elektronik 744314047
COUT Murata GRM32ER61C476K
図7. リファレンスデザインの回路図
図7. リファレンスデザインの回路図

推奨レイアウト

ブーストレギュレータのEMIおよびジッタフリー性能を最大限に高めるには、優れたレイアウトが非常に重要です。そうしたレイアウトを実現するには、一般に次の推奨事項に従います。
  1. すべてのパワー部品を基板の同じ側に配置します。
  2. AC経路をできる限り短くします。オン時間中には、AC経路はCIN、インダクタ、nMOS、RSENSE、およびGNDで構成されます。オフ時間中には、AC経路はCIN、インダクタ、ダイオード、COUT、GNDで構成されます。
  3. スイッチングノード(LX)をできる限りコンパクトにします。
  4. DRVピンとnMOSのゲート間の経路を最小幅で配線しません。このネットはスイッチング周波数で動作し、nMOSの駆動に必要な電流を搬送する必要があります。バイアスが必要な場合は、このネットを内層に配線します。
  5. バイアスを使用せず、コンデンサCSUPとCPVLをICに直接、できる限り近付けて接続します。
  6. RSENSEとRSLOPEの間、およびRSLOPEとISNSピンの間でケルビン接続を使用します。
  7. OUTとRTOPの間でケルビン接続を使用します。FBノードをできる限りICのFBピンの近くに配置します。
  8. 回路図に示すように、2つの独立したGNDを使用します。パワー部品用にPGND、信号回路とMAX16992のEP用にAGNDを用意します。できる限りEPに近付けて、PGNDとAGNDの間でシングルポイント接続を使用します。
リファレンスレイアウトを図8図12に示します。
図8. リファレンスデザインのレイアウト、表面層
図8. リファレンスデザインのレイアウト、表面層
図9. リファレンスデザインのレイアウト、第1内層
図9. リファレンスデザインのレイアウト、第1内層
図10. リファレンスデザインのレイアウト、第2内層
図10. リファレンスデザインのレイアウト、第2内層
図11. リファレンスデザインのレイアウト、裏面層
図11. リファレンスデザインのレイアウト、裏面層
図12. リファレンスデザイン、立体図
図12. リファレンスデザイン、立体図

結論

このアプリケーションノートでは、MAX16990/MAX16922の最適性能を引き出す外付け部品と補償を選択する最善の方法を説明しました。さらに、これらのデバイスを車載アプリケーションでプリブーストレギュレータとして使用する方法を検討するとともに、EMI性能を最大限に引き上げ、ジッタを極力抑える最適なレイアウトを示しました。