アプリケーションノート 5555

高信頼性のパワーオンリセット(POR)による電源の傾斜のスケーリング


要約: このアプリケーションノートでは、幅広い電圧条件のためのパワーオンリセット(POR)回路の設計について解説します。PORが失敗する標準的な原因について概説したあと、このアプリケーションノートはPORを確実に動作させるための最良の方法、PORのテスト方法、および設計方針の実装方法について、すべてPORをより高信頼性で機能させるという観点から取り上げます。

同様の記事が、「Electronic Science Korea」誌の2013年5月号に掲載されています。

はじめに

パワーオンリセット(POR)は、通常はデバイスを既知の、動作可能な設定にします。こう説明するとPORは単純なものに思われ、非常に多くの場合、うまく機能します。しかしそれが失敗した場合、PORによって一連の重大な事象が発生し、最後には致命的な状態を引き起こす可能性があります。このアプリケーションノートでは、PORの世界、その可変要素、「マーフィーの法則」1、および我々のほとんどが経歴のどこかで苦労して通過する必要があった「Gotcha」2について解説します。アプリケーションにとって最良のPORの設計でも、結局、POR機能の信頼性の維持を確保する責任の一端はエンドユーザーにもあります。

電源ラインと断崖絶壁

説明を始めるに当たって、図1のカラーの線で示された、谷や平原の中にある山脈を上り下りする場合を比喩として使います。
図1. 比喩的な山脈とその周囲の地形
図1. 比喩的な山脈とその周囲の地形
この地形は、地表からはどのように見えるでしょう?個々の山はそれぞれ異なるため、どう見えるか分かりません。標準的または平均的な地形というものは存在するでしょうか?いいえ、丘陵地帯、花崗岩の崖、台地、小さい山とそれに続く谷があって、その先に大きい山があるかも知れません。簡単に言うと、考え得るすべてのものが途中に存在する可能性があります。図1に対する最初の反応として、青い線のような山は存在しないと思われるかも知れませんが、図2を見てください。
図2. 中国の張家界国家森林公園(Zhangjiajie National Forest Park)の垂直に切り立った崖は、パワーアップ/ダウンする電力線の比喩として役立ちます。
図2. 中国の張家界国家森林公園(Zhangjiajie National Forest Park)の垂直に切り立った崖は、パワーアップ/ダウンする電力線の比喩として役立ちます。3
図1の地形ラインは、パワーアップ/ダウンする電源プロファイルを表すものと考えることができます。標準的な曲線というものが存在するでしょうか?明らかに、答えはノーです。では、多くの場合に広範な電圧条件に対応する必要があるPOR回路を、ICの設計者はどのようにして設計するのでしょうか?非常に苦労して設計する、というのがその答えです。そのため、その困難な道のりには非常に多くのバリエーションが存在します。そしてICの作成後は、考え得るすべての電源でPORをどのようにテストすることができるでしょうか?

PORを確実に動作させる

ほとんどのエンジニアは、POR回路の最良の設計について強固な意見を持っています。一般的な手順としては、電圧に1つまたは2つのスレッショルドを通過させ、タイマーを起動して、電圧が安定するように設定された一定の時間だけ待ったあと、リセット機能を実行します。タイマーは、許容範囲の大きいアナログ抵抗コンデンサ(RC)時定数が多くの場合に使用されます。パワーダウン時には、これらのコンデンサを放電させる必要があります。漏れのみが放電経路となるため、グランドに十分近づいて再起動可能になるのには少し時間がかかります。この再起動までの時間を短縮するための1つの設計上のトリックとして、ハイインピーダンスで漏れの少ないCMOSトランジスタゲートコンデンサを使用する方法があります。
PORを正常に動作させるための他の方法について説明する前に、PORが失敗する標準的な理由について触れておきます。重要なのはタイミングです。再起動の前に電源を完全にオフにしなかった場合や、非常に短い時間のみ電源をオフにした場合は、確実にPORが失敗します。実際に、お客様が数十µsだけ電源をオフにして、なぜPORが動作しないのか不思議がっていたことがありました。
不十分なタイミングやタイミング誤差によってPOR回路が失敗するとしたら、十分なタイミング、あるいは少なくとも望ましいタイミングとはどのようなものでしょう?例として、不揮発性(NV)メモリを備えたデジタル-アナログコンバータ(DAC)やデジタルポテンショメータなどの部品を考えてみます。様々な障害モードを説明するために、電源を5Vおよび3つの任意の電圧に設定します(図3)。ここから、PORを確実に動作させるための時間と方法を考えます。
図3. 瞬間的な電圧低下および揮発性メモリへの影響。ここで選択した電圧は任意であり、いかなる特定のIC設計も反映していません。
図3. 瞬間的な電圧低下および揮発性メモリへの影響。ここで選択した電圧は任意であり、いかなる特定のIC設計も反映していません。
この例では、DACまたはデジタルポテンショメータは、揮発性メモリ(作業メモリ)と不揮発性(NV)メモリの2つのメモリを備えています。揮発性メモリの値は、電源が除去されると消去されます。しかし、NVメモリは電源の印加なしでもその値を維持します。NVメモリは、デバイスへの給電が復旧したときに必要になる値の長期的ストレージに使用されます。PORシーケンスはNVメモリの値を読み取って、それを揮発性メモリに適用します。揮発性メモリは、デバイスの出力電圧または抵抗を設定します。揮発性(作業)メモリは、出力値とともに、シリアルインタフェース(一般的にはSPIまたはI2C)を介して変更することができます。NV値は、次にPORがトリガされるまで再び使用されません。
図3から明らかですが、電圧低下1はレジスタの設定に影響を与えません。電圧はメモリが失われる2Vのレベル以下になっていません。電圧2は2Vライン以下に低下しており、メモリが失われます。電圧が再び上昇したとき、揮発性レジスタにはランダムデータが含まれています。最後に、電圧波形3の場合は、2Vを通過して1.5V以下まで低下し続けているため、揮発性メモリが失われます。その後、1.5Vを超えて立ち上がるとPORが開始し、揮発性メモリはNVメモリから回復され、デバイスは正常に動作します。
ICの設計者は任意の数の異なる電源立上り傾斜とノイズの組み合わせに対応する必要があるため、ヒステリシスが役立ちます。図3の例では、電圧が1.5V以上に立ち上がるときに、ヒステリシスを備えたラッチをセットする方法があります。このヒステリシスによって、電圧が1.3V以上である限りラッチがセットされたままになります。しかし、この電圧は信頼性のある動作に十分な高さではないため、ヒステリシスを含めて電圧が再び2.5Vを超えて上昇するまで待ちます。この時点で、現在のNVメモリ内の値を揮発性レジスタにロードします。それには、ローカル発振器を始動させ、NVメモリの読取りおよび揮発性メモリへの書込みのためのクロックとして機能させる必要があります。ステートマシンを使用して、メモリのロードとともにクロックをカウントして動作の完了を判断します。その後、ローカル発振器のオフや出力のイネーブルなどの、その他の雑用を行ってPORシーケンスを完了します。
次に、PORの防護面としての時間を考えます。ヒステリシスは、電圧平面のノイズから我々を保護します。時間遅延は、電力の傾斜と安定状態の不確実性から我々を保護します。電源の安定を確実にする1つの方法は、しばらく待つことです。将来の傾斜を予測することはできませんが、動作を混乱させる電圧の変化がないか様子を見ることは可能です。どのくらい待てば良いでしょう?明らかに、妥当な待ち時間が必要で(何が「妥当」であれ)、アプリケーションに基づいて設計者が判定する必要があります。

確実な、高信頼性の動作のテスト—それほど簡単ではない

以上から、考え得るすべての動作条件下でPORの成功を保証するのが不可能であることは非常に明白です。そのため、設計者は妥当な範囲の条件に対応するように努力する必要があります。特定のアプリケーション環境で特定の数の可能な動作条件が指定された場合、半導体メーカーはどのようにしてPORをテストすることができるでしょうか?新しいICのコリレーション工程においてベンチテストされます。ベンチ上での物理シリコンのコリレーションは、設計工程で行われたシミュレーションを検証します。前述の問題を考えると、すべてのパワーアップおよびパワーダウン構成が調べられていないことは明らかです。にもかかわらず、PORは標準的な実験室の電源で正常に動作します。
個々のICの自動試験時に、PORは高速立上り時間の電源でテストされます。自動試験装置(ATE)では、時間が最も重要であり高価です。そのため、電源は常にアクティブで、スイッチまたはリレーがICへの電源経路をオープンします。ATEは200万ドルあるいは300万ドルもするため、試験時間はms単位で計測されます。したがって、電源が停止状態からオンになるのを待つのは望ましくありません。ATEの電源は、通常は比較的大型で、十分に安定化され、コンデンサで適切にグランドに接続されています。デバイスへの通電時には、スイッチまたはリレーがクローズし、電圧が高速ステップで印加されます。このように、多くのアプリケーションに見られる低速な立上りの電源を使用したPORのテストは行われません。

PORを混乱させる

POR回路を混乱させて誤動作させることは可能でしょうか?はい、上記の図3で示したとおりです。さらに、しかもはるかに悪い事態として、回路を騙して実際にNVメモリに誤ったデータを書き込むことは可能でしょうか?はい、そして我々はお客様の電源回路が何をする可能性があるか、または何をすることが予想されるかを知らない以上、これは馬鹿げた実験でも非現実的な実験でもありません。事実、できる限り素早く電源をオン/オフして、何か障害がないか検出しようとするマネージャもいるそうです。実際に、それが原因で回路に障害が発生する場合もあるため、これは悪くない方法です。にもかかわらず、この急速なオン/オフの実行はスイッチングの1つのシーケンスのみをテストするため、限られた価値しかありません。他にテストされないシーケンスが多数存在し、それがPORの失敗を引き起こす可能性も考えられます。理想的な世界では、電力が安定して動作の再開が可能になるまで、POR回路がすべての回路を保護します。
しかし、NVメモリへの誤った書込みを引き起こすことは可能です。正常な書込みプロセスでは、誘電体絶縁されたコンデンサ(すなわち、メモリ素子)に電荷を付与するためにVCC以上の電圧が必要です。内蔵DC-DCコンバータを起動して高電圧を生成する必要があるため、書込みの完了に必要な標準的時間は約10msです。デジタルロジックは、起動時にランダムな状態になる可能性があります。そのランダムな状態に、NV書込みシーケンスのフリップフロップ制御が含まれている場合、制御不能な状態が発生し、NVメモリへの書込みが行われる可能性があります。
これは、悪いことはすべて発生する可能性があり、実際に、それも最悪のタイミングで発生するという、マーフィーの法則が働く複雑な状況の一種です。しかしタイミングは(そう、これはPOR回路にとっての「時間」の重要性を踏まえた言葉遊びです)ほとんどの場合、我々の味方です。図3を思い出してください。NV書込みを防止しましょう。誤って不正なタイミングで開始した場合にNV書込みを中止するために、1msの安全ウィンドウを想定します。第1に、たとえすべての条件下でこれを確実に達成するには電圧が不十分であっても、電圧が1.5V以上になった時点で、書込みラッチを「オフ」に設定します。第2に、電圧が2.5Vを通過した時点で、再び書込みラッチを「オフ」に設定します。なんと、簡単に解決しましたが、本当でしょうか?電圧が1.5Vを通過し、その後1.4Vに低下した場合、PORのヒステリシスによってPORが開始したことが示され、書込みラッチは「オフ」に設定されます。しかし、電圧が1.4Vに低下し、書込みラッチが「オン」に設定された場合は、問題が発生しそうです。いや、2.5Vのポイントでそれを捕捉するため、実際には問題ありません。しかし、常にそうでしょうか?通常はそれが成り立ちますが、電源がそのコンデンサを充電するのに長時間かかり、1.5Vと2.5V間の時間が2msだとしたらどうでしょう。NVメモリへの書込みが行われます。通常は書込みの防止に十分な速さで電源が立ち上がる場合でも、ちょうど電源が立ち上がるときに工場のモーターが瞬間的にACラインの電圧を低下させたらどうなるでしょう?メモリ書込みがランダムになる可能性があります。

適切な設計手法によるPORの改善

すでに十分明らかなように、たとえ最も優れた設計のPOR回路でも、近くの電子部品でのランダムな外部事象によって妨害される可能性があります。最大の電源の安全性を実現するには、さらに注意深い計画が必要になります。
安全性と稼働時間は、工場において非常に重要です。説明のために、簡単なバルブについて考えてみましょう。バルブはその用途によって、開、閉、または状態維持という3つの事前定義された方法の1つで停止する可能性があります。ボイラーまたは核反応炉への給電が予期せず中断する場合、非常冷却水バルブは「開」のときに停止することが(つまり完全にオンになることが)望まれます。ボイラーへの天然ガス供給用のバルブは、恐らく「閉」のとき、すなわちオフのときに停止することが望まれます。それほど重要ではないバルブは、単にその位置を維持すれば良いでしょう。工場内のバルブの数を考えると、これらの電源障害の可能性は急速に増大します。明らかに、工場内の(または人間の安全性が最重要となるすべての製品内の)個々の電動部品は、高信頼性で自分自身をリセットすることができる必要があります。このように、パワーオン状態とパワーオフ状態の両方について設計者が対策を用意することが非常に重要です。
パワーオンのいくつかのオプションを考えてみます。メインの制御用マイクロプロセッサのみでなく、すべての出力にも十分な管理が必要です。キャリブレーションクラスのICとは、個別の、自己初期化PORを含んだDACやデジタルポテンショメータなどのアナログデバイスで、既知の電圧で起動します。機械式バルブの場合と同様に、ゼロコードでの起動、ミッドレンジでの起動、またはお客様によるプリセット値での起動というPORの3つのオプションが存在します。これらのアナログ部品は、システムのマイクロプロセッサが起動してシステムを適切にチェックするまで出力を保護します。起動時間は数秒から数分かかる場合まであり、キャリブレーション部品は比較的高速に保護を提供します。通常、プロセッサは電源バスおよび重要なシステムポイントのDC電圧を監視してから動作を許可します。一部の回路に対して、給電しても安全なときにのみ給電するため、または制御された立上りで給電するために、システムスイッチが必要になる可能性があります。
次に、パワーオフについて考えてみます。給電が瞬間的に中断した場合はどうなるでしょう?システムの電源デカップリングコンデンサは十分にグランドの近くまで放電し、PORが高信頼性でトリガするでしょうか?電源を少しの間オフのままにすることができれば、そうなることを保証するのは容易です。一見、スタンバイ電源からマイクロプロセッサに給電するのは良い考えのように思えます。その電源は、ちょうど多くのTVのように、リモコンでメイン回路をオンにするために用意されています。その場合は、やはり電力線障害に対する保護にはなりません。より良い方法としては、マイクロプロセッサに数秒間だけ個別の電源を供給します。これは、直列のショットキーダイオードといくつかの大容量コンデンサで簡単に実現することができます。これらのコンデンサは、ダイオードを介して充電されます。電力がダウンすると、ダイオードはバックバイアスされ、それによってプロセッサが正規の手順による制御されたシャットダウンを行うための電力が維持されます。また、これによって強制的に最小限のオフ時間を発生させ、全PORの適切な動作を確保することができます。
中断のない給電を確保する上で、バッテリバックアップとディーゼル発電機は優れたフォールバック装置です。バックアップ電源は、自動的にテストされるか、またはオペレータがバックアップ動作を定期的にチェックするよう注意を喚起してください。最後に、バックアップ電力が侵害された場合に何をする必要があるかについても理解し、そうした事態に対する計画を策定する必要があります。しかし、これはまた別のアーティクルの話題です。

結論

PORは管理の難しい問題です。多くのいわゆるランダム事象は、軽微な出来事が集まって発生します。電力の中断は頻繁に発生するものではなく、システムのライフタイムにわたって2度と発生しないかも知れませんが、発生する可能性があるというのがマーフィーの法則です。最初に紹介した山脈と同様に、ICの電源エンジニアは困難な地形の中を進む必要があり、アプリケーションのすべての側面を予測することはできません。一貫した性能と、時には安全性をかけて、高信頼性の電力を確保するために最善を尽くす必要があります。そのため、可能な限り広範囲の電圧条件に対応するPOR回路を設計する必要があります。

参考文献

  1. マーフィーの法則の解説については、最初にhttp://en.wikipedia.org/wiki/Murphy%27s_lawをご覧ください。
  2. 英語のGotchaには幅広い意味があります。ここでは、Wikipediaで、通常は「to an unexpected capture or discovery (予想外の捕捉または発見を)」指す、と説明されている意味で使用しています。http://en.wikipedia.org/wiki/Gotchaをご覧ください。
  3. この地域については、多数の参考文献や画像が入手可能です。最初に、https://www.google.com/search?q=Zhangjiajie+NATIONAL+FOREST+PARK+IN+CHINA&hl=en&client=firefox-a&hs=3yI&tbo=u&rls=org.mozilla:en-US:official&tbm=isch&source=univ&sa=X&ei=8vcGUbmNNY-vygGfsYG4CA&ved=0CEkQsAQ&biw=1033&bih=513をご覧になると良いでしょう。同公園の全般的概要については、http://en.wikipedia.org/wiki/Zhangjiajie_National_Forest_Parkをご覧ください。