アプリケーションノート 4631

MAX16046システムマネージメントICによるシーケンス制御

筆者: Eric Schlaepfer

要約: CPU、ASIC、FPGA、およびメモリなどの複雑なデバイスは一般に電源シーケンス制御を必要とします。MAX16046は、シーケンス制御、モニタリング、および電源マージニングの高集積ソリューションを提供します。このアプリケーションノートでは、特定のシーケンス要件を備えたマルチデバイスを使用したシステム例を紹介し、MAX16046を使用したステップバイステップの実装を提供します。

はじめに

最新の電子機器は、マルチ電圧レイルを伴う複雑な電力要件を備えています。I/O電圧、CPU/ASIC/FPGAの各コア電圧、PLL電圧、およびメモリ終端電圧に対して電力が供給される必要があります。その他のデバイスも無線トランシーバ、超音波トランデューサ、およびLCDまたはプラズマディスプレイなどのアプリケーション用の高電圧、大電流、または低ノイズ電源を必要とします。

マルチ電源を使用する設計では、設計者は電源シーケンス制御に周到な注意を払う必要があります。各電源レイルは、複雑なマルチ電圧IC内の順方向バイアス保護ダイオードを回避するために特定の順序でオンにする必要があります。これらの電源が単純に同時にオンにされた場合、ICは信頼性の問題やラッチアップさえも引き起こす可能性があります。

電源シーケンス制御のほか、一部のシステムはマージニングも実装しています。電圧マージニングは、すべての公差範囲を完全に試してシステムの信頼性を保証するために電源電圧を制御する方法です。

マキシムは、パワーマネージメントにいくつかのソリューションを提供しています。このアプリケーションノートでは、最大12の電源レイルをシーケンス、モニタリング、およびマージニングするMAX16046を中心に取り上げます。

仮説的なシステム例

このアプリケーションノート全体を通して以下の仮説的なシステムが例として使用されます。このシステムは、MPC8548プロセッサおよびVirtex® 5 FPGAを備えた汎用基板です。表1は、この設計用に選択された複雑なICによって要求される各種電圧を示しています。

表1. 電源電圧要件
Name Description Spec Current
MPC8548 Voltages
VDD Core supply 1.1V ±55mV 8A
AVDD PLL supply 1.1V ±55mV
SVDD SerDes core supply 1.1V ±55mV
XVDD SerDes pad supply 1.1V ±55mV
GVDD DDR2 I/O supply 1.8V ±90mV 0.5A
VTT DDR2 termination 0.49 × GVDD to 0.51 × GVDD 0.5A
LVDD Ethernet supply 2.5V ±125mV 0.1A
TVDD Ethernet supply 2.5V ±125mV
OVDD I/O supply 3.3V ±165mV 0.1A
BVDD Local bus I/O supply 3.3V ±165mV
Virtex 5 Voltages
VCCINT Internal supply 0.95V to 1.05V ~10A
VCCAUX Auxiliary supply 2.375V to 2.625V 1A
VCCO I/O supply 1.14V to 3.45V 1A
VDD   1.8V ±100mV 2.5A
VDDL   1.8V ±100mV
VDDQ   1.8V ±100mV

プロセッサおよびFPGAは、連続した期間の間、内蔵ESDダイオードの順方向バイアスを防止するために特定のシーケンス順序を指定します。多くのマルチ電圧ICのシーケンス順序は一般にフレキシブルですが、最も良い方法は各メーカーの推奨順序を守る方法です。

MPC8548は以下のシーケンス順序を使用します。
  1. VDD
  2. AVDD_n、BVDD、LVDD、OVDD、SVDD、TVDD、XVDD
  3. GVDD
Virtex 5は以下のシーケンス順序を使用します。
  1. VCCINT
  2. VCCAUX
  3. VCCO
各デバイスは、電源レイル当り50msの最大パワーアップ時間を指定します。また、Virtex 5は電源レイルを0.2msより速く立ち上がらせない必要があります。

図1のブロックダイアグラムは、この回路の電力生成の要求を効果的に実装しています。

図1. 電力ブロックダイアグラム
図1. 電力ブロックダイアグラム

3.3V DC-DCコンバータは、すべてのダウンストリームPoL (ポイントオブロード) DC-DCコンバータに電力を供給するため、3.3Vで最低10Aを供給する必要があります。nチャネルMOSFETは、IO電圧に使用される3.3Vレイルをホールドオフします。0.9V LDOは、1.8V DDR2-SDRAMメモリにVTTを供給します。

実験的システムのシーケンス制御およびモニタリング要件が定義されたら、MAX16046を使用してこれらの要件を実装することができます。

MAX16046によるモニタリング、シーケンス制御、およびマージニングの実装

ハードウェアコンフィギュレーション

上述のように、MAX16046は最大12の電源レイルをモニタリング、シーケンス制御、およびマージニングします。モニタスレッショルド、シーケンス順序、マージンパラメータ、およびその他の設定値は、このデバイスの内蔵EEPROMに格納されます。リアルタイムで監視中のデータは、SMBus™またはJTAGインタフェース上で読み取ることができ、開発時のシーケンス順序のチェックに役立ちます。

動作時に電源フォルトが発生した場合、MAX16046は電源を自動的にシャットダウンし、設定可能なフォルト出力をアサートします。また、デバイスは、後からの分析のためにレイル電圧およびチャネルステータスを含む障害に関する情報を内蔵EEPROMに格納するように設定可能です。この機能は、現場では障害が発生したのに故障実験室では正常に動作するように見える基板の分析に役立つツールを提供します。フォルトが発生すると、EEPROMは後続のフォルトが格納済みのフォルトデータを上書きしないようにロックされます。

図2の回路図(部分)は、図1で示した電力アーキテクチャにおけるMAX16046の接続を示します。MAX16046は、各電源のイネーブル入力を制御し、さらに出力を監視します。また、このデバイスは3.3V I/O電源レイルをホールドオフする直列パスMOSFETも制御します。MAX16046のDAC出力は、マージニング機能を実装するために、電源のいくつかのフィードバック端子に接続されます。

図2. MAX16046の回路図(部分)
図2. MAX16046の回路図(部分)

図3は、電源接続やインサーキットプログラミング接続を含む、MAX16046の周辺の詳細な回路図を示しています。アクティブローSYSTEM_RESET信号は、MPC8548およびVirtex 5のリセット入力に配線されます。初期警告信号は、クリーンシャットダウンおよびソフトパワーオフを開始するようにMPC8548に警告することができます。重大なフォルト信号は3.3V電源を制御するラッチに配線することができ、重大な過電圧イベント時にこれをシャットオフします(FAULT2は完全に設定可能ですが、このアプリケーションでは過電圧用に設定されています)。ウォッチドッグタイマ入力WDIはMPC8548に接続して、MPC8548がWDIのトグルに失敗した場合にMAX16046がSYSTEM_RESETをアサートすることができるようにします。製造時やプロトタイプの評価時のマージニングのために、アクティブローMARGINUP#およびアクティブローMARGINDN#はテストポイントTP1およびTP2に配線されます。

図3. 詳細なMAX16046の回路図
図3. 詳細なMAX16046の回路図

この例では、インサーキットプログラミングはJTAG接続を通じて実行されます。SDAおよびSCLはMPC8548に配線され、MPC8548がMAX16046にクエリーを出してフォルト情報またはリアルタイム電圧測定値を取得することができるようにします。インサーキットプログラミングは、アプリケーションノート4285 「EEPROMプログラマブルシステムマネージャMAX16046~MAX16049のインサーキットプログラミング」で詳しく取り上げられています。

MAX16046は、ENの電圧が0.525V (typ)を上回ると電源のシーケンス制御を開始します。このデバイスは、電圧が0.5V (typ)を下回ると電源のシーケンスを逆にします。逆シーケンス制御が正常に実行されることを保証するためには、十分なバルク容量が12V電源の出力に存在することが重要となります。これが起こるための十分なタンクコンデンサ電圧を供給するために、スレッショルドは11.7Vに設定されます。また、ソフトパワーオフアプリケーションの場合は、SMBusまたはJTAGを介して電力を制御することができます。

VCCと直列のダイオードによって、フォルト状態時にVCCのコンデンサがMAX16046に給電することが可能になります。フォルトデータをMAX16046内の不揮発性EEPROMに書き込むためのフォルト保存動作には最大204msが必要です。MAX16046のデータシート(後述)の式では、157µFの最小コンデンサ値を得られます。
Equation 1.
パワーアップシーケンス制御が実行されると、MAX16046はSYSTEM_RESETをデアサートし、それによって、プロセッサおよびFPGAが通常動作を初期化して開始することが可能になります。

ソフトウェアコンフィギュレーション

MAX16046コンフィギュレーションソフトウェアは、レジスタマップの確認や延々と続く計算なしでコンフィギュレーションパラメータを入力する簡単な方法を提供します。回路基板内のMAX16046のコンフィギュレーションは、以下の各ステップに従って実行されます。

ステップ1
電源情報をコンフィギュレーションソフトウェアのSetup (セットアップ)タブに入力します(図4参照)。

図4. パラメータが入力されているMAX16046コンフィギュレーションソフトウェアのSetup (セットアップ)タブ
画像の拡大
(PDF、544kB)
図4. パラメータが入力されているMAX16046コンフィギュレーションソフトウェアのSetup (セットアップ)タブ

各電源は、ワークシート形式のデータ表の1行ずつ表されます。1.8V DDR2電源は、デュアル出力電源であるため、2番目の監視入力を表すために「サブ項目」が行に追加されました。この電源に特別の監視チャネルを追加するには、該当する行をクリックし、Add Subitem (サブ項目の追加)をクリックします。

低電圧および過電圧は割合(%)として直接入力されます。Write to Registers (レジスタ書込み)をクリックすると、ソフトウェアではMAX16046にロードされるレジスタ値が自動的に計算されます。

マージンパラメータは、図5に示すように、Margining Calculator (マージンカルキュレータ)を使用して入力されます。電源のリファレンス電圧および3つの抵抗値が与えられると、マージンカルキュレータは自動的に電圧範囲を計算し、したがって、マージンアップ電圧およびマージンダウン電圧に必要なレジスタ値を決定します。

図5. 3.3Vレイル用パラメータ付きマージンカルキュレータ
図5. 3.3Vレイル用パラメータ付きマージンカルキュレータ

ステップ2
シーケンス順序を決定するために、Sequencing (シーケンス制御)タブを起動します。図6は、回路のシーケンス順序を示します。電圧レイルは、マウスカーソルを使用して適切な順序にドラッグされました。各レイル間の遅延は、先頭行にある下線付きの青いリンクをクリックすることによって設定されます。遅延は表2に基づいて設定されました。

表2. スロットの遅延
Slot 0 1 2 3 4 5 6 7 8 9 10 11
Delay 12.5ms 25ms 25ms 25ms 12.5ms 12.5ms 20µs 20µs 20µs 20µs 20µs 20µs

図6. シーケンスコンフィギュレーション
画像の拡大
(PDF、876kB)
図6. シーケンスコンフィギュレーション

ステップ3
Miscellaneous (その他)タブを起動し、設定可能なフォルト出力、ウォッチドッグタイマ、およびその他のさまざまなパラメータを設定します。図7はその他のパラメータのタブを示します。

図7. その他のコンフィギュレーションパラメータ
画像の拡大
(PDF、736kB)
図7. その他のコンフィギュレーションパラメータ

GPIO1のAny Fault PP (すべてのフォルトPP)コンフィギュレーションは、シーケンスフォルトが発生するか、FAULT1またはFAULT2条件がtrueのときにこれをアサートさせます(プッシュ/プル)。この信号はMPC8548入力に送信され、フォルト状態が発生したことを通知します。MPC8548は、フォルトの原因を判断するためにSMBusを通じてMAX16046にクエリーを行うことができます。

GPIO6のFault 2 PP (フォルト2 PP)コンフィギュレーションは、重大な過電圧フォルトが発生したときにこれをアサートさせます(プッシュ/プル)。GPIO6は、損傷を防止するために、基板への電源を切断する回路に接続することができます。GPIO6は、FAULT2列のチェックボックスに応じてアサートします。

GPIO4は、このチャネルが3.3V IOレイルのホールドオフに使用されるため、クローズドループトラッキング(INS4)用に設定されます。95%のパワーグッドスレッショルドは、直列パスMOSFETのソース電圧がドレイン電圧の95%を超えた場合にこのレイルがパワーグッドになることを意味します。

リセットタイムアウトは200msに設定されます。すべての電源レイルがパワーグッド状態に到達して、200msが経過すると、SYSTEM_RESETはハイになり、プロセッサおよびFPGAをリセットから解放します。

ウォッチドッグタイマは、SYSTEM_RESETのデアサート後25.6sの初期スタートアップ遅延値に設定されます。この遅延によって、MPC8548はWDIをトグルする前にブートアップを完了するための時間が提供されます。Dependent (従属)は、初期スタートアップ遅延がパワーアップシーケンスの最後から測定されることを意味します。

その他のMiscellaneous Timers (その他のタイマー)パラメータとして、3.3V IO (400V/s)に対するSlew-Rate (スルーレート)制御、パワーアップシーケンスの試行失敗から再試行まで1.6sの間MAX16046を待機させる1600msのAuto-Retry (自動リトライ)遅延、および各電源レイルがスレッショルド以内に立ち上がるか逆シーケンス制御時に立ち下がるための25msを許可するFault Up Timer/Fault Down Timer (フォルトアップタイマー/フォルトダウンタイマー)があります。

すべてのコンフィギュレーションパラメータが設定されると、データは大量プログラミング用のファイルに保存するかバージョン制御システムに保存することができます。MAX16046コンフィギュレーションソフトウェアは、JTAGプログラミングツール用のSVFファイルを生成することができます。

コンフィギュレーションファイルを実装済みのターゲット基板にロードした後、コンフィギュレーションソフトウェアのMonitoring (監視)タブを使用してプロトタイプの評価を支援することができます。このMonitoringタブは、MAX16046のADCを使用して、各電源のレイル電圧のリアルタイムのグラフを提供します。グラフのサンプリングレートは、シーケンス順序を観察するには遅すぎますが、電圧はチェックすることができます。

図8. シーケンス制御を表示している電圧監視画面
画像の拡大
(PDF、824kB)
図8. シーケンス制御を表示している電圧監視画面

図8は、回路内の電圧の画面例を示します。図9は、電圧レイルをラベル表示した合成オシロスコープ写真を示します。クローズドループトラッキングスルーレートは、3.3V IOレイルで観察することができます。

図9. シーケンススコープ写真
画像の拡大
(PDF、716kB)
図9. シーケンススコープ写真

このオシロスコープ写真は、MAX16046のコンフィギュレーションソフトウェアによって設定されたシーケンスの順序およびタイミングと比較検討することができます。また、これは元のシーケンス要件と整合させることもできます。この場合、測定されたシーケンス順序は、前の項の仕様の中で与えられた要件と整合します。

マージニングは、2つのテストポイントTP1およびTP2のいずれかをグランドしてすべての電源を規定の値まで立ち上げる/立ち下げることによって評価することができます。レイル電圧はMAX16046を使用するか個別の電圧計を使用して測定することができます。

まとめ

MAX16046は、複雑なマルチ電源システムにシーケンス制御、マージニング、およびモニタリングを実装するための簡単な手法を提供します。MAX16046のコンフィギュレーションソフトウェアによって、トレランスおよびシーケンス順序のコンフィギュレーションが簡素化されます。