アプリケーションノート 4359

データ取得システム(DAS)における高性能、マルチチャネル、同時サンプリングADCの設計ガイドライン

筆者: Joseph Shtargot

要約: このアプリケーションノートは、高性能、マルチチャネル、同時サンプリングデータ取得システム(DAS)の設計者に役立つ内容です。最高の性能を実現するために、適切な部品を選択してPCB上に配置する方法を説明します。マキシムの同時サンプリングADCのMAX1308、MAX1320、およびMAX11046を取り上げます。テストデータによって、これらのガイドラインに従うメリットを示します。

はじめに

先進的な産業アプリケーションの多くでは、高性能、同時サンプリング、マルチチャネルADCを使用する必要があります。具体例として、高度な電力線モニタリング(図1)や最新の3相モータ制御システム(図2)を考えてください。これらのアプリケーションでは、最大70dB~90dBの広いダイナミックレンジ(アプリケーションによって異なります)にわたる正確な同時、マルチチャネル計測が要求されます。サンプリングレートは16ksps以上が一般的です。

DASデバイスMAX1308MAX1320およびMAX11046は、8組の独立した同時サンプリング入力チャネルと高速な逐次近似型ADCを、単一のパッケージに内蔵しています。デバイスを仕様通りに動作させて最高の性能を発揮させるために、システムのアーキテクチャ、部品の選択、およびPCBレイアウトについて、設計者が適切に配慮する必要があります。

DASアーキテクチャの標準的な例

図1. 標準的な送電線網モニタリングアプリケーション
図1. 標準的な送電線網モニタリングアプリケーション

図1では、電流トランス(CT)と電圧トランス(PT)によって個々の電力位相が表されています。システム全体は、それらのペア4組(3つの位相それぞれに対して1組とニュートラル)で構成されます。

同時サンプリングされ、ディジタル方式で変換されたデータに対して、ディジタルプロセシング計算を実行することによって、瞬間および平均の有効エネルギー、無効エネルギー、皮相エネルギー、および力率に関するパラメータを得ることができます。

図2. 標準的なモータ制御システム
図2. 標準的なモータ制御システム

図2の各ADCデバイスは同時に入力のサンプリングを行うため、順次サンプリングしたデータを同時サンプルセットに再編成するための複雑なDSPアルゴリズムが不要です。

産業用データ取得システム(DAS)に影響する主なノイズおよび干渉源

DASでは2つのクラスのノイズ/干渉を定義することができます。

第1のクラスのノイズは、内部の電子部品ノイズに起因するものです。発生源として、ADCの変換処理ノイズと高調波歪み、バッファアンプのノイズと歪み、およびリファレンスのノイズと安定性が含まれます。

第2の干渉源は、システムの外的環境です。例としては、外部の電磁ノイズ、電源ノイズ/リップル、I/O端子間のクロストーク、およびディジタルシステムノイズと干渉が含まれます。

これらの様々なノイズ源を図3に示します。

図3. 標準的な電力線モニタリングアプリケーションのボードレベルのブロック図。この図には、システムの分解能と精度に影響する様々なノイズおよび干渉源が示されています。
図3. 標準的な電力線モニタリングアプリケーションのボードレベルのブロック図。この図には、システムの分解能と精度に影響する様々なノイズおよび干渉源が示されています。

電力線DAS信号処理チェーンは、CT、PT計測トランス、アンチエイリアシングローパスフィルタ(LPF)、バッファアンプ、同時サンプリングADC、および中央処理装置(CPU)で構成されます。

同時サンプリングADCはシステムの心臓部に相当し、+5V、±5V、または±10Vの標準的産業用入力ダイナミックレンジにスケーリングされた電圧と電流の測定を行います。MAX130x、MAX132x、およびMAX1104xの各デバイスファミリには、追加の信号コンディショニング回路なしでこれらの拡張レンジをカバーする派生品が含まれています。

これらのデバイスファミリの1 LSBの値と量子化ノイズを表1に示します。設計者はこれらの値から、ADCのビット数に応じてDASで許容されるノイズと干渉のレベルの総量を判断することができます。

表1. ADCのビット数に応じた単位量および量子化ノイズレベル
ADC No. of Channels No. of Bits VREF (V) LSB (mV) Quantization
Noise (mV)
SNR (dB)
MAX1308 8 12 2.5 0.6104 0.1762 71
MAX1320 8 14 2.5 0.1526 0.0440 76
MAX11046 8 16 4.096 0.0625 0.0180 85

ADC入力のノイズおよびリップルの総量を½ LSB以下にする必要があります。同時に、量子化ノイズによってシステムの最終的なノイズフロアが決まります。

:設計によっては、わずか1mVRMSの総ノイズでも設計仕様が損なわれる可能性があります。表2をご覧ください。

表2. 総ノイズの「トリミング」が不十分な場合におけるADCの分解能低下の例
ADC No. of Channels No. of Bits No. of Bits Lost
at Input Noise (1mV)
Degraded
Resolution
MAX1308 8 12 0.71 11.3
MAX1320 8 14 2.71 11.3
MAX11046 8 16 4.00 12.0

電子部品の選択:DAS信号処理チェーン

適切な入力バッファアンプの選択

図4に示すように、MAX130xおよびMAX132xファミリのADCは比較的ローインピーダンスの入力回路を備えています。そのため、ほとんどのアプリケーションにおいて、これらのデバイスは12ビット~14ビットの精度を実現するために入力バッファを必要とします。

図4. MAX130xおよびMAX132xファミリのADCの簡略化した標準的入力回路
図4. MAX130xおよびMAX132xファミリのADCの簡略化した標準的入力回路

12ビット~16ビットの精度を得るためのアンプを選択する上で考慮すべき主な要件としては、十分な帯域幅、スルーレート、VP-P出力、低ノイズ、低歪み、および低オフセットがあります。バッファアンプのノイズは可能な限り低くして、ADCのSNRを大幅に下回るようにする必要があります。全温度範囲にわたるアンプの総オフセット誤差(ドリフトを含む)が、要求される精度を下回っている必要があります。そのため、アプリケーションに合わせて各バッファアンプを厳格に選択する必要があります。

推奨される高精度オペアンプの一部を表3に示します。一般的なオペアンプの中には、高精度ADC用には推奨されないものもあります。表4をご覧ください。

表3. 様々なADCの分解能に対して推奨される高精度オペアンプ
Part Power Supply Unity Gain
Bandwidth (MHz)
Slew Rate
(V/µs)
VP-P (V) Offset
(mV, max)
Noise Density
(nV/√Hz)
Comments
MAX410–MAX412 ±5V 28 4.5 7.2 0.25 2.4 Good for 12 bits to 16 bits
MAX4250 +5V 3 0.3 5 0.75 7.9 Good for 12 bits to 14 bits

表4. 高精度ADCには推奨されない一般的な汎用オペアンプ
Part Power Supply Unity Gain
Bandwidth (MHz)
Slew Rate
(V/µs)
VP-P (V) Offset
(mV, max)
Noise Density
(nV/√Hz)
Comments
LF411 ±15V 4 15 20 2.0 25 Good below 12 bits
LM124 ±15V 1.2 0.5 20 3.0 35 Good below 11 bits

別の場合の入力フィルタの要件:MAX11046ファミリ

MAX11046ファミリのデバイスは異なる入力構造を実装しており、入力バッファアンプが必要ない可能性があります(図5)。

図5. MAX11046ファミリのデバイスの簡略化した標準的入力回路
図5. MAX11046ファミリのデバイスの簡略化した標準的入力回路

MAX11046ファミリは入力インピーダンス値が非常に高いため、ローインピーダンスのセンサに直接接続することが可能です。たとえば、CTおよびPT計測トランスは比較的ローインピーダンスのセンサであり(10Ω~50Ω程度)、したがって単純なローパスフィルタを使用して直接MAX11046の入力に接続することができます。

表5に、送電線網モニタリングやモータ制御などの低周波数アプリケーションのための最大のRSOURCEの設計値を示します。

表5. CEXTERNALとFSAMPLEの値に対するRSOURCEの設計値
 
CEXTERNAL (pF)
FSAMPLE
(ksps)
0 100 300 1000 3000
RSOURCE (Ω)
1000 1.0E+06 3.3E+05 1.4E+05 4.7E+04 1.6E+04
2500 4.0E+05 1.3E+05 5.7E+04 1.9E+04 6.5E+03
5000 2.0E+05 6.6E+04 2.8E+04 9.4E+03 3.2E+03
10000 9.7E+04 3.2E+04 1.4E+04 4.6E+03 1.6E+03
25000 3.7E+04 1.2E+04 5.3E+03 1.8E+03 6.1E+02

RSOURCEとCEXTERNALの各部品を適切に選択することが、DASの精度を維持する上で非常に重要です。

抵抗RSOURCEには、誤差1%以下で低い温度係数を持つ金属皮膜タイプを使用してください。Panasonic®、ROHM®、Vishay®などの定評ある供給元から部品を調達することが望まれます。

最良の結果を得るため、CEXTERNALのコンデンサはセラミックコンデンサにすべきであり、誘電タイプのCOG (NPO)が推奨されます。これらのコンデンサは、広範囲の温度および電圧にわたって公称値を維持します。Kemet®、AVX®、Samsung®などが、コスト効率に優れたSMT部品を幅広い品揃えで提供しています。

ADCのリファレンスに関して

リファレンスの選択もDASの全体的性能にとって非常に重要であり、要求されるADCの分解能と精度に密接に関係します。前出の表1をご覧ください。全温度範囲にわたって妥当なドリフトを示すことと初期精度が最も重要です。

例として、1 LSB = 62.5µVであるMAX11046を考えてみます。MAX11046の内部リファレンスのドリフト仕様は±10ppm/℃です。50℃の温度範囲では、リファレンスのドリフトは最大で±500ppmすなわち約±2.048mV (±33 LSB)になる可能性があります。

ドリフトが重要となるアプリケーションでは、MAX6341 (1ppm/℃)のような外付けの低ドリフトリファレンスを使う方が良いと思われます。1ppm/℃のリファレンスのドリフトは、50℃の範囲でわずか0.2mV (すなわちわずか±3LSB)です。初期精度4.096 ±0.001のMAX6341のリファレンスも、4.096 ±0.0016のMAX11046の内部リファレンスより大幅に高精度であり、DASの精度および温度安定性の向上が実現します。

外部リファレンスモードにおけるMAX11046のリファレンス入力電流は、わずか±10µAです。最大10mAの出力電流を持つMAX6341のようなシリアルリファレンスを複数の高性能ADCで単一のリファレンスのように使用して、部品ごとのリファレンスの変動を排除することが可能です。

PCBの設計およびレイアウトに関して

マルチチャネル、同時サンプリングADCの設計に関する難問については、電力線モニタリングアプリケーションの文脈で検討することができます。以下の解説では、前出の図3に示したボードレベルのブロック図と主なノイズ/干渉源を参照します。

ノイズの抑制—ローパスフィルタ(LPF)の使用

電力線上に存在するノイズ/干渉の量は、どの時点においても非常に大きくなる可能性があります。一般にこのノイズは、外部のノイズ源との容量性/誘導性カップリングが原因で電気ケーブル/配電システムから発生します。ノイズと干渉は、電力線の動的性質によっても発生します。

図3を参照すると、各CTおよびPT絶縁/計測トランスの動作周波数は50Hz/60Hzです。現実には、これらのトランスはずっと広い帯域幅(100kHz)を備えており、実質的な減衰/フィルタ機能が提供されるのは100kHz以上の領域のみです。

ノイズ/干渉のもう1つの主な発生源は、PCB上に配置されたDASの電子部品によるものです。それらの部品には、CPUと電源サブシステムが含まれます(スイッチング電源の場合が特に該当します)。そのため、ADCの各入力チャネルにアンチエイリアシングおよびノイズ抑制LPFが必要になります。また、フィルタ部品はできる限りADCの入力の近くに配置する必要があります。前出の表5に、MAX11046用のフィルタとして推奨される部品の値が示されています。

MAX11046の場合についてのこれらの検討項目の実際的な例を図6に示します。この配線図は、MAX11046の評価(EV)キットの一部として実装されています。チャネル2~7の入力配線図は、外部の信号をバッファなしでじかにADCに印加することが可能な直接接続方式を示しています。10kspsのサンプリングレートに最適な抵抗とコンデンサについては、表5をご覧ください。電力線モニタリングアプリケーションの場合、R = 4.6kΩとC = 1000pFという値の組み合わせが良いと思われます。EVキットでは、チャネル0とチャネル1を外部バッファ用に使用する構成が可能であり、100ksps以上のサンプリングレートが要求されるアプリケーションではこのバッファが必要になります。このEVキットはMaxim®のADCビジネスユニットに発注可能であり、DAS開発の大幅なスピードアップに役立ちます。

図6. 標準的な接続方式でのMAX11046
図6. 標準的な接続方式でのMAX11046

グランドおよびシールド処理による信号の完全性の維持

敏感なアナログ信号をコネクタからADCの入力に搬送する入力PCBトレースは、ノイズ、干渉、およびチャネル間クロストークの影響を受ける可能性があります。これらのアナログトレースに対して特別なグランドおよび信号シールド処理を施すことが、入力信号の完全性にとって非常に重要です。図7に、アナログ信号の保護を目的としたPCBレイアウトの例を示します。

図7. コネクタからMAX11046へのアナログ入力配線
図7. コネクタからMAX11046へのアナログ入力配線

MAX11046は非常に高いチャネル間絶縁を備えていることに注意してください。この高い絶縁性を維持するため、上の図に示したコプレーナストリップライン構造を使用してください。

PCBレイアウトの全般的ガイドライン

マルチチャネル、同時サンプリングDASアプリケーションにおいて最良の性能を実現する上で、他にもいくつかの重要なPCBガイドラインが役立ちます。

  • グランドプレーンを備えたプリント基板を使用してください。
  • アナログとディジタルのラインは必ず互いに離してください。
  • ディジタルとアナログのラインを互いに並行に配線しないでください。
  • ディジタルラインをADCパッケージの下に配線しないでください。
  • 単一のソリッドGNDプレーン(ベタグランド)を使用して、ディジタル信号を片側から配線し、アナログ信号を反対側から配線してください。
  • ノイズのない動作を実現するため、このグランドに対する電源へのグランドリターンをローインピーダンスに保ち、できる限り短くしてください。
  • 寄生インダクタンスを最小限に抑えるためできる限りデバイスの近くで各ピンに接続した0.1µFのセラミックチップコンデンサでAVDDとDVDDをグランドプレーンにバイパスしてください。
  • 個々のプリント基板についてAVDDとDVDDに少なくとも1つのデカップリング用10µFバルクコンデンサを付加してください。
  • 2つのソリッド電源プレーンを使用してすべてのAVDDおよびDVDD入力を相互接続してください。
  • AVDD電源プレーンをMAX11046のアナログインタフェース側に、DVDD電源プレーンをデバイスのディジタルインタフェース側に配置してください。

8チャネルMAX11046ベースのDASアプリケーションの最適な部品配置とPCBレイアウトの実装例を、図8に示します。このデバイスのEVキットを元に、この設計では単一のグランドプレーンと独立した電源プレーンを持つ6層PCBを使用しています。

シールド同軸コネクタBNC1~BNC8を使用して、センサからの高精度アナログ信号または信号発生器をボードに接続することができます。BNC1およびBNC2入力は直接接続または外部バッファを使用する構成が可能であり、100ksps以上のサンプリングレートが要求されるアプリケーションではバッファが必要になります。BNC3~BNC8の各入力は直接接続専用であり、外部の信号をバッファなしでじかにADCに印加することができます。この信号シールド処理方式を配線に使用したのは、バッファを使用せずに設計を単純化するためです。図910、および11をご覧ください。

アナログとディジタルの配電のための専用の電源プレーンの実装も、図9と11に示されています。この電源プレーン方式によって電力線トレースの分散抵抗、容量、およびインダクタンスが大幅に減少し、それによって電力とノイズの効率が改善されます。

単一のソリッドグランドプレーンを使用して、ディジタル信号を片側から、アナログ信号を反対側から配線する方法を図12に示します。

図8. EVキットで利用可能な8チャネル、MAX11046ベースのDASにおける部品配置例。この図は、シルクスクリーン(表面)です。
画像の拡大
(PDF、850kB)
図8. EVキットで利用可能な8チャネル、MAX11046ベースのDASにおける部品配置例。この図は、シルクスクリーン(表面)です。

図9. 8チャネル、MAX11046ベースのDASで実装されている第2層の電源プレーンの分割例。
図9. 8チャネル、MAX11046ベースのDASで実装されている第2層の電源プレーンの分割例。

図10. 8チャネル、MAX11046ベースのDASの第3層で実装されている信号シールド配線の例。
図10. 8チャネル、MAX11046ベースのDASの第3層で実装されている信号シールド配線の例。

図11. 8チャネル、MAX11046ベースのDASで実装されている第4層の電源プレーンの分割例。
図11. 8チャネル、MAX11046ベースのDASで実装されている第4層の電源プレーンの分割例。

図12. ディジタル信号が片側から、アナログ信号が反対側から配線されている第5層の単一ソリッドグランドプレーンの例。
図12. ディジタル信号が片側から、アナログ信号が反対側から配線されている第5層の単一ソリッドグランドプレーンの例。

テスト結果

MAX11046ベースのマルチチップマルチチャネル、同時サンプリングDASの生産プロトタイプによるテスト結果の一部を図1314、および15に示します。高精度の2.048V DCリファレンス信号(MAX6126電圧リファレンスによって生成)を、DASのMAX11046の入力に印加しました。ADCの出力は、±32768の範囲に変換されています。図13は、電力の配分と入力信号の完全性に関する多数のレイアウトのガイドラインに違反していた、あるお客様のプロトタイプPCBでのテスト結果です。測定値およびヒストグラムから、ノイズ/干渉によってDASの有効ビット数が最大11.5に減少していることが分かります。このテスト中は、ヒストグラムのパターンが安定せず、測定値の再現性の低さを示していました。

図13. PCBに改良を施す前の、お客様のDASによる出力ヒストグラム
図13. PCBに改良を施す前の、お客様のDASによる出力ヒストグラム

図14は、電力/グランドの配分と入力信号の完全性に関してこの記事で解説したレイアウトの改良の一部を施したあとの、お客様のプロトタイプPCBによるテスト結果です。測定値およびヒストグラムから、DASの有効ビット数が最大13.5へと大幅に改善されていることが分かります。このテスト中は、ヒストグラムのパターンに再現性が見られるようになり、測定値の安定性が向上したことを示していました。

図14. 電力/グランドの配分と信号の完全性に関する改良をPCBに施したあとの、お客様のDASによる出力ヒストグラム
図14. 電力/グランドの配分と信号の完全性に関する改良をPCBに施したあとの、お客様のDASによる出力ヒストグラム

図15は、同じ産業ラボにおいて、同様のテスト条件下でマキシム製のDASによって生成されたテスト結果を表しています。測定値およびヒストグラムから、DASの有効ビット数がおよそ14であることが分かります。このテスト中は、ヒストグラムのパターンが非常に高い再現性を示し、測定値の安定性およびマキシムのレイアウトと設計の構成のメリットが表れていました。

図15. マキシム製DASの出力ヒストグラム
図15. マキシム製DASの出力ヒストグラム

結論

MAX1308、MAX1320、およびMAX11046シリーズのデバイスのような高性能マルチチャネル、同時サンプリングADCは、「スマート」送電線網モニタリングに関する高度な仕様(アプリケーションノート4281 「Advanced Power-Line Monitoring Requires a High-Performance, Simultaneous-Sampling ADC」参照)や、最新の3相モータ制御システムに関する要件に適合または凌駕する必要のある、新しいDASアプリケーションにおいて特に有効です。

DASの設計パラメータを達成し、これらにADCに関して公開されている仕様に適合するためには、非常に重要な設計領域において特別な注意が要求されます。それらの設計上の検討項目としては、LPFフィルタ、低ノイズなバッファとリファレンスの選択、部品の配置、PCBレイアウト、および電源ノイズ/リップルの除去が含まれます。これらの設計原則に注意することで、最新世代の高性能ADCから優れた結果を得ることができます。



参考文献
アプリケーションノート270 「Analog-Signal Data Acquisition in Industrial Automation Systems
アプリケーションノート748 「ADCの基礎知識:ADCの誤差がシステム性能に与え影響について
アプリケーションノート4281 「Advanced Power-Line Monitoring Requires a High-Performance, Simultaneous-Sampling ADC