アプリケーションノート 4313

ビデオディスプレイ信号およびMAX9406 DP-HDMI/DVIレベルシフタ:パートII

筆者: Walter Chen

要約: このアプリケーションノートは、2回シリーズの記事のパートIIです。パートIIでは、DVI™およびディスプレイポート(DP)インタフェースの背景について紹介します。次に、これらのインタフェースとともにMAX9406を適切なディジタルディスプレイケーブルドライバとして使用する方法について説明します。パートI (アプリケーションノート4306)では、現行のTVおよびPCディスプレイケーブルインタフェースについて考察し、RGBHV、HDMI™、およびVGAの各特長を取り上げています。

はじめに

TVおよびPCディスプレイはともに、ディジタルケーブルインタフェース搭載のフラットスクリーンへと進化しています。フラットスクリーンTVは、HDMI (高画質マルチメディアインタフェース)ケーブルでPCや高画質TV (HDTV)セットトップボックスに接続することができます。PCは、VGAまたはDVI (ディジタルビデオインタフェース)ケーブルで外部モニタに接続することができます。DVIは、VGAインタフェースのディジタル等価と見なすことができます。HDMIのビデオ部分がDVIと同じであることに注意してください。

このアプリケーションノートは、シリーズのパートIIで、DVIおよびディスプレイポート(DP)インタフェースを中心に取り上げます。ここでは、MAX9406レベルシフタを高度なGPUやグラフィックス処理性能CPU用のディジタルディスプレイケーブルドライバとして使用する方法について詳しく説明します。MAX9406がRGBHV、HDMI、およびVGAインタフェースをイネーブルする方法に関する考察については、このアプリケーションノートのパートIであるアプリケーションノート4306 「ビデオディスプレイ信号およびMAX9406 DP-HDMI/DVIレベルシフタ:パートI」を参照してください。

DVI

DVIフォーマットは、VGAのディジタルバージョンと見なすことができます。シングルまたはデュアルリンクを使用し、DVIフォーマットは、VGAの高分解能バリエーションをサポートします。図1は、DVIプラグインカードのファンクションブロックダイアグラムを示しています。VGAプラグインカードの赤、緑、青のDACの代わりに、ここではTMDSエンコーダ、シリアライザ、およびLVDSドライバが、高レートビットストリームを生成して3つの差動チャネルを介して信号を送信するために使用されています。これらのビットストリームのクロック信号の送信には、別のLVDS差動チャネルが使用されています。

Figure 1. Functional block diagram of a DVI plug-in card.
図1. DVIプラグインカードのファンクションブロックダイアグラム

DVIは29ピンプラグを使用します。図2表1は、DVI信号のピン配置および割当てを示しています。LVDSチャネルの信号レベルは0.5VP-Pで、各差動ペアの両方のリードに2.8VのDCバイアスがあります。SDAおよびSCLピンの信号レベルでは最大5Vのレベルが可能です。ホットプラグピンのロジックハイレベルは2Vを上回ります。

図2は、すべての信号が配列されたプラグのソケットを示しています。5種類のバージョンのプラグをこのソケットに接続することができます。図3は、DVIプラグのDVI-I (シングルリンク)、DVI-I (デュアルリンク)、DVI-D (シングルリンク)、DVI-D (デュアルリンク)、およびDVI-Aバージョンを示しています。DVI-I (DVI-Integratedの略)は、ディジタルおよびアナログ信号の両方をサポートしているため、ディジタルおよびアナログモニタのいずれでも動作します。DVI-D (DVI-Digitalの略)は、ディジタル信号のみをサポートします。DVI-A (DVI-Analogの略)は、アナログ信号のみをサポートします。

Figure 2. DVI pin arrangement, receptacle.
図2. DVIピン配列、ソケット

表1. DVIピン割当て
ピン番号 割当て
1 Data2-
2 Data2+
3 Data2/4 Shield
4 Data4-
5 Data4+
6 DDC Clock
7 DDC Data
8 Analog V Sync
9 Data1+
10 Data1-
11 Data1/3 Shield
12 Data3-
13 Data3+
14 +5V
15 Ground
16 Hot-Plug Detect
17 Data0-
18 Data0+
19 Data0/5 Shield
20 Data5-
21 Data5+
22 Clock Shield
23 Clock+
24 Clock-
C1 Analog Red
C2 Analog Green
C3 Analog Blue
C4 Analog V Sync
C5 Analog Ground

Figure 3. DVI pin arrangement, plug types.
図3. DVIピン配列、プラグタイプ

ディスプレイポート(DP)

DPは、DVIよりも汎用化および高性能化したインタフェースです。DPは、10.8Gbpsを最大速度として、1.62Gbpsまたは2.7Gbpsの固定ビットレートで、1、2、または4つの高速差動ペアを持つことができます。達成されるビデオレートは、すべての差動ペアの性能に等しいか、またはそれ以下である必要があります。未使用のタイムスロットは、余分/補充ビットが転送されます。各ペア上の差動信号は、LVDS対応である必要はありません。差動電圧は、0.2V、0.4V、0.8V、または1.2Vが可能です。ペアの各ピンのDCバイアス電圧は、0Vから差動デバイスドライバの電源レベルまで変化することができます。差動信号はAC結合され、AC結合コンデンサの値は0.075µF~0.2µFが可能です。このコンデンサにより、差動信号ドライバのICを柔軟に実装することができます。

図4は、GPUの機能を含むDPアーキテクチャ(点線)のファンクションブロックダイアグラムを示しています。この増設GPU機能は、ほとんどの最新の高度なCPUチップセットに内蔵されています。内蔵クロック方式を使用することで、専用LVDSクロックペアは不要になりました。低EMIと高度な内蔵クロックリカバリ用に、8B10BエンコーダがTDMSエンコーダの代わりに使用されています。アイドル信号が発生した場合は、スクランブラがクロックリカバリを支援します。情報ビットは依然として8B10Bエンコーダで8ビットフォーマットに符号化されます。分解能は各色6~16ビットで、RGBまたはYCrCbフォーマットのいずれでも表現することができます。YCrCbは、YPrPbのディジタルバージョンです。ここでは、RGB信号用の専用チャネルの代わりに、カラー情報ビットが定義済みのマップに従って、4つの高速差動ペア間に分配されます。

Figure 4. Functions of a DP-capable GPU.
図4. DP対応GPUの機能

高速差動チャネルは、BS (空白開始)およびBE (空白終了)などの制御シンボルで定義されたシーケンスでデータビットが転送されます。制御シンボルが各高速差動チャネルに挿入されます。BEの後、カラーピクセルビットは、すべてのチャネル間でピクセルシーケンスに従って等しく配分されます。たとえば、分配は、レーン0にはピクセル0、レーン1にはピクセル1、レーン2にはピクセル2、レーン3にはピクセル3、レーン4にはピクセル4のように続きます。BSはピクセルの各行の後に挿入されます。BSの後のすべての行に、マイクロパケット(VB-ID、MVIDビデオストリームタイムスタンプ、およびMaudオーディオストリームタイムスタンプ)が挿入されます。VB-IDは、一部のインタレースおよびオーディオ機能の識別に使用されます。次に、SS (2次データ開始)およびSE (2次データ終了)によって囲まれたオーディオパケットが後続することができます。次のBEシンボルの前に残りの空のタイムスロットをフィルするために、FS (フィル開始)およびFE (フィル終了)によってフレーム設定された補充ビットを使用することができます。

I²Cフォーマットを使用する代わりに、制御情報が双方向補助チャネルを通じて伝送されます。この補助チャネルは、1MHzのシンボルレートでマンチェスタIIエンコードを使用する差動ペアです。差動電圧は、0.34V~1.38Vの範囲が可能です。DCバイアス電圧によって、0Vから差動デバイスドライバの電源レベルまでが可能です。また、差動電圧はAC結合されています。AC結合コンデンサの値は、0.075µF~0.2µFの範囲が可能です。補助チャネル用のネイティブの要求および応答コマンドが定義されています。I²C書込みおよび読取りトランザクションが補助チャネルにマップされています。補助チャネルは、モニタからの希望の拡張ディスプレイ識別データ(EDID)の取得、輝度やコントラストなどの監視用の仮想制御パネルの作成、モニタ制御コマンドセット(MCCS)プロトコルによる制御など、複数のタスクに使用することができます。

DPには、PCとモニタ間を接続する外部インタフェース、ラップトップのLCDディスプレイに接続するインタフェース、フラットパネルディスプレイ付きDVDプレーヤなどの家電ビデオへの接続など、複数の用途があります。これらのDP差動ペアの柔軟性のため、GPUまたはグラフィックス性能CPUチップセットがDP対応モニタをじかに駆動することができます。DPがDVIやHDMIなどの旧式の信号タイプのサポートを除外していないことに注意してください。実際、GPUまたはグラフィックス性能CPUチップセットは、追加のDVIまたはHDMI信号を供給するデータ処理能力を提供します。LVDSドライバがないGPUおよびグラフィックス性能CPUチップセットの場合、MAX9406は、差動信号レベルシフタとして使用することができるため、DVIまたはHDMIインタフェースフォーマットの実装が可能となります。

このディスプレイポートは、20ピンプラグを使用しています(図5)。表2は、すべてのDP信号のピン割当てを示しています。ホットプラグピンのロジックハイレベルは2Vを上回ります。DPの電力ピンは、3.3Vの電圧電源レベルを伝送します。

Figure 5. DP display port-pin arrangement.
図5. DPディスプレイポートのピン配置

表2. DPディスプレイポートのピン割当て
ピン番号 割当て
1 Lane0+
2 Ground
3 Lane0-
4 Lane1+
5 Ground
6 Lane1-
7 Lane2+
8 Ground
9 Lane2-
10 Lane3+
11 Ground
12 Lane3-
13 Ground
14 Ground
15 Aux+
16 Ground
17 Aux-
18 Hot Plug
19 Ground
20 DP_Power

MAX9406 HDMI/DVIレベルシフタ

MAX9406は、高速低スキュー、クワッドリンクの差動入力-差動出力信号レベルトランスレータです(図6)。このデバイスは、DP信号のDVIまたはHDMI信号への高速信号変換用に設計されています。デバイスの各リンクは最大2Gbpsのデータレートをサポートしています。入力ポートで、内部50Ω終端抵抗が利用可能です。自己バイアスのコモンモードが標準DP差動ペアのAC結合を整合しています。また、MAX9406は、HDMIのDDCおよびHPDピンに必要な電圧レベルシフトを提供します。レベルシフトは、5Vシングルエンドロジックを3.3Vシングルエンドロジックに変換します(逆も同様)。MAX9406は、±2kVのESD定格を提供します。電源範囲は、3.0V~3.6Vが保証され、動作は-40℃~+85℃の拡張温度範囲です。

Figure 6. Functional block diagram of the MAX9406.
図6. MAX9406のファンクションブロックダイアグラム

図7は、DPによる標準動作回路のMAX9406を示しています。このCPUチップセット(Intel® Eagle Lake)実装の場合、DPのレーン0~レーン2はHDMIプラグのチャネル2~0にマップされています。レーン3はクロックチャネルにマップされています。信号パリティが対応するチャネルに整合されていることに注意してください。補助プラス信号はSCLにマップされ、補助マイナス信号はSDAにマップされています。HDMIプロトコルに対応するビデオ信号を生成するために、適切なソフトウェア(通称、チップセットドライバおよびビデオBIOS)をインストールする必要があります。MAX9406は、高速およびI²Cチャネル信号レベルシフトのみが可能です。

Figure 7. Typical application for the MAX9406.
図7. MAX9406の標準アプリケーション

MAX9406は、HDMIプラグをイネーブルするために、マザーボードのGPUの横に設置することができます。このデバイスは、PCI Express® (PCIe®)プラグインカードにも適用して、バススロット(図8)または、DPポート(図9)にプラグインされるドングルボードにプラグインすることができます。

Figure 8. A MAX9406-based HDMI/DVI level-shifter plug-in card.
画像の拡大
(PDF, 765kB)
図8. MAX9406ベースのHDMI/DVIレベルシフタプラグインカード

Figure 9. A MAX9406-based HDMI/DVI level dongle card.
画像の拡大
(PDF、3.35MB)
図9. MAX9406ベースのHDMI/DVIレベルドングルカード

結論

アナログVGAからディジタルDVIフォーマットへの進化は、フラットスクリーンTVおよびPCモニタに対する消費者の支持から容易に明らかです。我々は、HDMIおよびDVIフォーマットの互換性からTVおよびPCディスプレイ信号のコンバージェンスも目撃しています。DPフォーマットは、追加のIC実装の効率と信号プロトコルの柔軟性を提供しています。MAX9406チップは、この最新のディジタルディスプレイ信号のDP進化を実現する上で重要な役割を果たしています。
次のステップ
EE-Mail EE-Mail配信の登録申し込みをして、興味のある分野の最新ドキュメントに関する自動通知を受け取る。
© , Maxim Integrated Products, Inc.
このウェブサイトのコンテンツは米国および各国の著作権法によって保護されています。コンテンツの複製を希望される場合は お問い合わせください。.
APP 4313:
アプリケーションノート 4313,AN4313, AN 4313, APP4313, Appnote4313, Appnote 4313