アプリケーションノート 4131

USB 2.0スイッチシステムの応答の改善


要約: このアプリケーションノートでは、MAX4906EFを使用して超低電力、低コスト、2ポートUSB 2.0スイッチを実装する方法について説明します。この回路は、電流の追加ほぼゼロでUSBの設計に2:1のスイッチを追加するものであり、単一のトランシーバを複数のソケットで再利用することを可能にします。

はじめに

多くのUSBシステムは複数のポートを必要としますが、すべてのポートが同時にアクティブである必要はありません。たとえば、フロントパネルとバックパネルの両方にメモリドライブ用のポートを備えたコンシューマ製品では、1度に1つしかポートが使えなくてもまったく問題ないと思われます。この場合、USBスイッチを使用すれば、非常に低い(ほぼゼロの)電力しか必要とせず、デバイスとルートコンプレックスの間にもう1つレベルが追加されることがないため、理想的なソリューションになります。

このアプリケーションノートでは、MAX4906EFを使用してUSB 2.0準拠*のスイッチシステムを実装する方法について説明します。

USB 2.0への準拠

USB 2.0 (ハイスピードUSB)では、480Mbpsのデータ速度に加えて、準拠を保証するアイダイアグラムテストにシステムが合格することが要求されます。アイダイアグラムとは、適正なソースからのD+およびD-の配線を同時に表示したもので、人間の目の形に似ています。図1に、USB 2.0仕様が要求するアイパターンのテンプレートを示します。デバイスの出力がアイダイアグラムテストに合格すれば、そのシステムは規格に準拠*していることになります。

Figure 1. Illustrates the eye pattern required by the Universal Serial Bus Specification Revision 2.0 (refer to Figure 7–13 in the specification).
図1. Universal Serial Bus Specification Revision 2.0が要求しているアイパターンを示します(仕様書の図7~13を参照)。

検査対象のシステムがボード上にスイッチを備えており、出力にコネクタが1つ存在する場合、信号がアイの外部に分布する必要があります。アイオープニングは±400mVであり、許容損失は最大で約2dBという小さな値です。MAX4906EF USB 2.0スイッチの周波数損失は0.5dBという低い値であるため、アイオープニングに関しては問題ありません。

次の問題は、システムの帯域幅です。左右の傾斜したラインによって、システムに許容される立上りおよび立下り時間が規定されます。D+ (非反転データ)信号が、六角形に接触することなく通過しなければなりません。このシステムは、基本的にはRCフィルタであるため、最初はこの計算が簡単であるように思えます。もしシステムが(USBの仕様通り) 45Ωに完全に整合され、両終端されていると仮定すると、信号は非常に見慣れたものになります。

V = V0 × (1 - e-t/RC), where R = 22.5

D+の表示がV = 50%からV = 100%までのカーブを描く必要があり、仕様によれば、左端のポイントは7.5% UI (単位間隔) = (0.075) × 2.08ns、すなわち156psです。

理想的な基板上で使用した場合、MAX4906EFはこれらの要件を満たし、容易にアイパターンテストに合格します。

非理想的な基板によって生じる静電容量の問題

しかし、システム設計者がMAX4906EFを非理想的な基板上に搭載しようとするとき、問題が生じる可能性があります。多くの場合、どのような種類の基板を使用するかについて、設計者は発言権を持っていません。これは、購入者や、システムで使用されている他の基板によって決定されることです。仮に、基板の材質、各層の厚さ、誘電率などについて設計者が特別な制約を設けようとしたら、コストが高くなりすぎるか、スケジュール通り完成させることができないか、どちらかになるでしょう。したがって、通常は設計者に選択の自由はなく、自社で他のユーザが使用しているのと同じ基板を使うしかありません。

理想的には、基板を優れた伝送ラインとして使用することが可能です。厚さを制御することが可能で、ラインの太さと間隔を完全に指定できるのであれば、配線を理想に近い伝送ラインにするのは非常に容易です。一般的に、非常に難易度の高い高周波数基板には、ラインが4ミル(0.1mm)の層厚で隔てられ、ラインの太さが5ミル(0.125mm)、間隔が5ミル必要という、固有の要件があります。ほぼすべてのPCIe®基板は、誘電率4.4前後のFR4材質を使用して作られています。各層が非常に薄いか、配線が非常に太くない限り、真の90Ω~100Ωの平衡伝送ラインを実現しようとするのには無理があります。

基板の設計者は、通常はこうした基板の制約および最大で4層という条件の中で設計を行うことになります。層間の間隔が均一と仮定すると、厚さは決まってしまいます。ほぼすべての基板材質は62ミル(1.5mm)であり、絶縁厚は18.6ミル(0.47mm)以下になります。標準的な配線間隔(10ミル~20ミル)の場合、ラインの特性インピーダンスは望ましい値よりはるかに高くなり、最大で180Ωにも達します(望ましいインピーダンスの2倍近い値です)。ラインが短い場合(¼ λ未満)、これらのラインによってシステムの静電容量が増加します。

USB 2.0に準拠*したスイッチシステムの実装

頑強な入力構造を持つよう設計されたMAX4906EFは、±15kVのHBM (ヒューマンボディモデル) ESD (静電破壊)保護を提供します。確かにこれらの構造によって部品の静電容量が増加しますが、ESD抑制のための外付けダイオードやその他のデバイスが不要になります。それによってトータルでのシステムコストが低下するとともに、他の部品が不要になることで、おそらく静電容量も減少します。

理想的な基板上でMAX4906EFがアイパターンテストに合格することは明らかになりましたが、より標準的な基板ではアイオープニングに問題が生じます。MAX4906EFは低コストであり、ESDイベントに対する高い耐性を持ち、USB 2.0のほぼすべての要件に合格し、ますが、USB 1.1 (ロー/フルスピード)との後方互換性を備えていますが、そのシステム応答を改善するために何らかの対処が必要になります。

ディスクリートのインダクタをデバイスと直列に追加することによって、静電容量をある程度抑制し、アイオープニングを改善することができます。デバイスおよび基板によって付加される静電容量に対して、十分な量のインダクタンスを追加して240MHzの3次高調波をピークにすれば、低周波数にあまり影響を与えずに必要な部分の性能を強調することができます。MAX4906EFおよび基板によって追加される静電容量が12pFであるとして、応答のピークを500MHzに設定したい場合は、小さな値の直列インダクタンスが最適です。

小さな値(5nH~15nH)のディスクリートインダクタンスをラインと直列に挿入することによって、確かにシステム応答が強調されます。インダクタンスが十分に小さく、システムの「Q」が十分に低いため、ピークはかなり広い形状になります。わずかなインダクタンスであれば、基本周波数における影響はほとんどありません。

この追加インダクタンスがシステム応答に与える影響を判定するため、マキシムでシミュレーションを実施しました。MATLAB®ソフトウェアを使用して生成した1組の疑似乱数コードでUSB信号をシミュレートし、ソースと負荷は終端してあります。結果は極めて好ましいもので、アイパターンの中で最も合格が難しい部分であるアイの左側にマージンが追加されました。図2は、静電容量12pFで直列インダクタなしの場合にMAX4906EFが生成するアイパターンです。

Figure 2. Shows the eye pattern achieved by the MAX4906EF with 12pF capacitance and no series inductor.
図2. 静電容量12pFと直列インダクタなしのMAX4906EFによって実現されるアイパターンを示します。

このシステムは「合格」ですが、ほとんど余裕がありません。左端はぎりぎりでPoint 1を通過しています。明らかに遅い立上り時間は、信号が50%から100%に達するのに要する時間です。立下り時間(右側)は、0から50%までの時間です(はるかに高速です)。X軸の単位は1 UI、すなわち2083psです。図中のPoint 1はアイの始点から0.375 UIすなわち780psの位置です。このポイントで、300mVすなわち75%を上回る必要があります。基板の静電容量が少しでも大きいか、あるいはデバイスが12pFではなく15pFであれば、このシステムは不合格になってしまいます。図3に示す次のシミュレーションでは、デバイスと直列に18nHを追加しています。

Figure 3. Illustrates the eye pattern for the MAX4906EF with 18nH in series with the device.
図3. デバイスと直列に18nHを追加したMAX4906EFのアイパターンを示します。

18nHをMAX4906EFと直列に追加すると、難しいPoint 1の余裕が大幅に増加します。18nHでは高周波数のピークが顕著になり、信号は予想より若干高くなります。最高の性能を得るため、使用する基板に応じて10nH~20nHの範囲のインダクタンス値を試してみると良いでしょう。

Figure 4. Provides a full schematic of the circuit used to achieve USB 2.0 compliance. This circuit was built and tested; the improvement was evident and correlated very well with the simulation results.
図4. USB 2.0準拠のアイダイアグラムを達成するために使用した回路の全回路図を示します。この回路は組立ておよびテスト済みです。改善は顕著であり、シミュレーションの結果と非常に高い相関性が見られます。

結論

広帯域高周波数回路は、現実の設計の必要を満たそうとすると問題に直面する場合があります。不適切な基板配線によって静電容量が増加し、問題が拡大してUSBシステムの性能が劣化する可能性があります。

このアプリケーションノートでは、MAX4906EFを使用してUSB 2.0に準拠*したスイッチシステムを実装するための回路について詳しく説明しました。基板配線と直列にインダクタを追加することによって、最小のコストで高周波応答を最大化することが可能です。回路の特性上、インダクタの正確な値はあまり重要ではなく、±20%の範囲の値で十分です。実際に物理的なインダクタを追加するか、また螺旋状の配線を基板に追加して必要なインダクタンスを実現するかは、システム設計者が自由に決めることができます。後者の方法であれば、システムへの追加コストはゼロで済みます。MAX4906EFを使用すると、電流の追加ほぼゼロでUSB設計に2:1スイッチを追加することが可能で、単一のトランシーバを複数のソケットで使用することが可能になります。このソリューションは、超低電力、低コスト、2ポートのUSB 2.0を実装するものです。

*このアプリケーションノートは、USB2.0のアイダイアグラム仕様に適合する周波数応答の改善方法を説明しているものであり、スイッチするシステムがUSB2.0に適合するか否かは、システムの構成によります。
次のステップ
EE-Mail EE-Mail配信の登録申し込みをして、興味のある分野の最新ドキュメントに関する自動通知を受け取る。
© , Maxim Integrated Products, Inc.
このウェブサイトのコンテンツは米国および各国の著作権法によって保護されています。コンテンツの複製を希望される場合は お問い合わせください。.
APP 4131:
アプリケーションノート 4131,AN4131, AN 4131, APP4131, Appnote4131, Appnote 4131