アプリケーションノート 4108

SPSTバイポーラパワースイッチによる電源試験の簡素化


要約: このアプリケーションノートでは、最大75V/200Aの入力過渡の生成に使用可能な、多目的、絶縁型SPST (単極単投)バイポーラパワースイッチを構成する方法について説明します。このスイッチは電源および電源ICの試験に使うことができます。高速回路の試験用に設計されたスイッチは、数10ナノ秒でのターンオンおよびターンオフ時間を実現します。

はじめに

電源回路一般、特にパワーサプライICを試験する上で共通する問題は、過渡状態を生成し、必要となる大きな電流と電圧の影響を処理することができるスイッチが必要となることであります。このようなスイッチは、試験対象となる電源のタイプやアプリケーションによって、各種の回路トポロジに接続可能でなければなりません。

場合によっては市販の試験用負荷を利用することができますが、そうでない場合は、独自の試験セットを開発しなければならなくなります。スイッチの一方をパワーサプライのコモンに接続し、それが偶然システムのコモンでもある場合は、セットアップの設計はシンプルなものになります。そうでない場合、カスタムのスイッチドライバを設計しなければならなくなり、かなり複雑になることもありえます。電源の過渡障害試験のほとんどに使用可能な汎用性の高いスイッチがあれば非常に役に立つでしょう。最大電圧と定格電流、そして現在市場で入手可能な標準的な中電力の電源の試験ニーズを考慮すれば、そのようなスイッチに必要となる仕様の概略は簡単にまとめることができるでしょう。

スイッチは100Aを超える電流許容度を持ち、最低75Vのオープン電圧に耐える必要があります。また、試験によってはリンギング電流が発生する場合があり、電源回路の中にはバイポーラ出力のものがあるため、電流供給と電圧保持の両面から、バイポーラでなければなりません。ターンオンおよびターンオフの速度は、高速回路に対する応答を観察することができるように数10ナノ秒の単位とすべきです。スイッチの直列抵抗は低くなければなりません。直列インダクタンスも同様に非常に低くなければなりません。つまり、電流経路の短い、物理的に小型の設計となることを意味します。また最後に重要な点ですが、スイッチは電気的に絶縁され、出力-グランド間の静電容量を低く抑えなければなりません。これは、スイッチが回路の性能や応答を損ねることなく使用するために非常に重要です。

回路の説明

図1は上述した希望のほとんどの項目を満足するスイッチを表しています。このスイッチは左右での静電容量が1pF以下のディジタル絶縁カプラを使用して構成されています。また、トータルの伝播遅延が80nsで、出力の立上り時間は約40nsです。出力段は、正負いずれの場合でも75V、200Aの遷移に対応可能な2つの低RDSON MOSFETで構成されています。

スイッチング素子(アンチシリーズ接続された2つの出力MOSFET)には、7mΩの直列抵抗と25nHの直列インダクタンスがあります。この素子はオン状態では(ゼロクロスオーバを含み)両極性の電流に対してリニア抵抗として動作するため、高調波歪みはなく、単なる接触抵抗として機能します。

Figure 1.	This circuit enables a 5V logic signal to control an uncommitted (isolated) power switch (Q1-Q2) capable of handling 200A pulses at 75V.
図1.この回路では、5Vロジック信号が、75Vで200Aパルスを処理可能な用途不特定の(絶縁型)パワースイッチ(Q1-Q2)を駆動することができます。

50A以上の電流を流すことができる低抵抗の負荷に対しては、スイッチングの立上り時間(オン遷移として定義)は、大部分が直列インダクタンスで決まります。低電流の範囲では、立上り時間は40ns以下となり、立下り時間(オフ遷移)は主に負荷インピーダンスの関数となります。

回路のうち絶縁された(スイッチ)側の電源は、直列接続された3つの3Vのリチウムコイン一次電池(CR2025二酸化マンガンリチウムセル)です。スイッチング速度は数キロヘルツであるため、この種の電池の公称容量となる170mAhだと1ヶ月以上の連続使用が可能になるはずです。通常の試験ベンチのアプリケーションでは、バッテリが接続された状態で放置されたとしても、バッテリ寿命は3ヶ月前後となるはずです。

入力は0V~5Vのデジタル信号で、その唯一の条件は20ns以下の立上り/立下り時間と50nsの最小パルス幅(オンまたはオフ)です。18A以下の場合、スイッチはオンまたはオフ状態を維持することができます。

図1では、IC1とIC2がエッジ検出器を構成しており、それが入力エッジによって、T1の一次側のいずれかの側に狭い正のパルスを印加します。他方の側はローを維持します。T1のパルス極性は回路に印加される入力信号のエッジの極性に依存します。T1の二次側は、デュアルローサイドパワーMOSFETドライバ(IC3)の半分で構成される非反転のバッファ(入力から出力)に接続してあります。このバッファは、T1の一次側の正パルスに応答してセットされ、負パルスに応答してリセットされる双安定回路(フリップフロップ)として動作します。双安定回路出力は回路入力(エッジ検出器に印加されるディジタル入力信号) のレプリカとなります。

IC3の残り半分とIC4の2つのドライバはすべて並列に接続されています。それらの入力は双安定出力に接続してあり、並列に接続されたそれらの出力はアンチシリーズ接続された2つの低RDSONパワーMOSFET (IRFB3077)のゲートを駆動します。2つのMOSFETのドレインはこのスイッチの電源接続の外へとつながり、2つのゲートは互いに接続され、2つのソースも互いに接続されます。3つのドライバの並列接続によって、パワーMOSFETのスイッチング速度が高められますが、これは、IC2-IC3の各半分の部分が4Aのピークゲート電流を供給可能で、3つを合わせると12Aにもなるからです。MOSFETのソースはバッテリの負側に接続されています。

MAX5048の入力ロジックによって、エッジ検出器の実現が容易になり、(パワートランジスタとして使用される) MAX5054の低い自己消費電力によって、バッテリ寿命が長くなります。結果として、ローサイド(制御および絶縁、IC1とIC2)とハイサイド(パワードライバIC3とIC4)には似ていますが異なるICドライバが使われています。

図2は主な寄生成分を含むパワースイッチの等化回路を表しています。あらゆる電源回路について言えることですが、スイッチの連続電力処理能力は、挿入されるヒートシンクに依存します。しかし、ヒートシンクを入れることによって、寄生出力静電容量が相当に増加するため、この設計ではヒートシンクを入れていません。200Aパルスを処理する際の補償として、パルス幅は8msに、スイッチングデューティサイクルは最大0.5%に制限しなければなりません。80Aの遷移に対しては、パルスはパッケージの制限を受けないため、より大きなパルス幅(最大50ms)が可能になりますが、80Aに対するデューティーサイクルは3%を超えるべきではありません。

Figure 2. This is a power-switch circuit that is equivalent to the Figure 1 circuit but includes the main parasitic components.
図2. 図1の等価パワースイッチ回路ですが、主要な寄生成分を含んでいます。

クランプされていないインダクタンスを常温でスイッチングすると、図1の回路のエネルギー吸収能力は、単一の非反復パルスで280mJ、または最大1%のデューティーサイクルで200mJ/パルスとなります。

カップリングトランスは、Fair-Rite社の7.5mm x 7.5mmフェライトビーズ2643000801に巻かれた一次側の1巻と二次側の2巻のもので、巻線間容量と大きさを最小化するように設計されています。このトランス構造は、スイッチ負荷とスイッチ制御回路との間の最大許容電圧差も設定し、通常のマグネットワイヤの絶縁で構成されていても、容易に1kVに耐えることができ、ワイヤが、テフロンや同等の高品質、高誘電率の絶縁体で絶縁されていれば、1kV以上に耐えることができます。さらに高電圧の絶縁を施すには、パッケージング設計の他のあらゆる側面を見直す必要があります。

T1のフェライトコアは導電性があると考えなければならないため、スイッチの両側に同時に接触させてはいけません。スイッチにはインターロック保護がないため、それを使用する前に、リチウムバッテリの状態を検証する必要があります。また、電源投入時のスイッチの状態(オンまたはオフ)を保証する回路は含まれていません。したがって、スイッチへの電源は、そのセットアップの他のどの電源よりも先にオンにしなければなりません。スイッチの状態は入力に印加される最初の遷移によって強制されるため、残りのセットアップに電源を投入する前に、最低1回はスイッチのオンとオフを繰り返すべきです。

試験結果

図3~5では、上の波形がディジタル入力で、下の波形は、スイッチを介して50V電源に接続された0.25Ωの抵抗負荷で観察される5µsパルスです。これらの波形は、短い、低インダクタンスのフィルム抵抗に発生する電圧であるため、スイッチ電流の波形に限りなく近くなります。図3の約200Aのパルスの形は、大電流経路での寄生インダクタンスおよび静電容量によって、オーバーシュートと立上り時間(60ns~80ns)に影響を受けます。図4は、立上り時間とそのパルスのオン時の伝播遅延を表しており、図5は、立上り時間とそのパルスのオフ時の伝播遅延を表しています。図6~8は、同じ50V電源で動作する、5Ω負荷と10Aパルスに対する同じ波形を表しています。結果として、立上り時間は、パッケージとソースインタクタンスで制限されて、30ns~40nsのMOSFETの本質的なスイッチング立上り時間と近くなります。

Figure 3. From Figure 1, a 5µs pulse (2), in response to the control signal (1) appears across a load consisting of a 0.25Ω resistor in series with a 50V power supply.
図3. 図1から、制御信号(1)に対する5µsパルス(2)が、50V電源と直列の0.25Ω抵抗で構成された負荷の両端に現れます。

Figure 4. Rise time and ON propagation delay from Figure 3, viewed at a 40ns/cm sweep rate.
図4. 40ns/cmのスイープ速度で見たときの図3から得られる立上り時間とオン時の伝播遅延

Figure 5. Fall time and OFF propagation delay from Figure 3, viewed at a 40ns/cm sweep rate.
図5.  40ns/cmのスイープ速度で見たときの図3から得られる立下り時間とオフ時の伝播遅延

Figure 6. From Figure 1, a 5µs pulse (2), in response to the control signal (1), appears across a load consisting of a 5Ω resistor in series with a 50V power supply.
図6.  図1から、制御信号(1)に対する5µsパルス(2)が、50V電源と直列の5Ω抵抗で構成された負荷の両端に現れます。

Figure 7. Rise time and ON propagation delay from Figure 6, viewed at a 40ns/cm sweep rate.
図7.  40ns/cmのスイープ速度で見たときの図6から得られる立上り時間とオン時の伝播遅延

Figure 8. Fall time and OFF propagation delay from Figure 6, viewed at a 40ns/cm sweep rate.
図8.  40ns/cmのスイープ速度で見たときの図6から得られる立下り時間とオフ時の伝播遅延

まとめ

このアプリケーションノートは、電源試験を簡素化するSPSTバイポーラパワースイッチ回路について説明しています。スイッチングの過渡時に発生する大電流と高電圧のパルスに耐えることのできるこのスイッチは、市場で入手可能なほとんどの中電圧の電源の試験に使うことができ、正負両極の75V/200Aのトランジェントに対処することができます。ターンオンおよびターンオフ時間は数10ナノ秒となり、低い直列抵抗と直列インダクタンスが特長です。また、出力-グランド間容量は非常に低く、電気的に絶縁されます。

同様の記事が「Power Electronics Technology Magazine」の2007年2月号に掲載されています。