アプリケーションノート 4035

高感度アンプアプリケーション向けの過電圧保護(OVP)

筆者: Eric Schlaepfer

要約: この記事では、逆バイアスダイオードの基礎について説明し、数種類の保護方式について検討し、寄生漏れ電流と寄生容量を減少させるための対策を提示します。

はじめに

過電圧保護(OVP)に加えて、低歪み、低ノイズ、および広帯域幅を必要とするアンプアプリケーションの場合、設計者は十分に注意して過電圧保護の設計を行う必要があります。過電圧は、アンプの入力をより高い電源電圧に短絡してしまうなどの人為的なミスに起因する場合と、トランスデューサから頻繁にアンプの電源レイルを上回る電圧が発生するなどのようにアプリケーションに内在する場合があります。

アンプの過電圧保護方式は、ほとんどがダイオードを使用して過電圧障害電流をグランドまたは電源レイルに分流させます。これらのダイオードには容量と漏れ電流が伴い、それが歪みの原因となり帯域幅を制限することになります。この記事では、逆バイアスダイオードの基礎について説明し、数種類の保護方式について検討し、寄生漏れ電流と寄生容量を減少させるための対策を提示します。ここではオペアンプを使用して保護方式の例を示していますが、これらの方式の多くはディスクリートアンプにも有効です。

逆バイアスダイオードの基礎

式1に示すダイオードの公式を見ると、逆バイアスダイオードに流れる逆電流IRもISに等しいと思えるかも知れません。

Equation 1

しかし現実には、逆電流はISよりはるかに大きく、また温度と逆バイアス電圧によって変化します。IRは、PN接合の空間電荷層の量に比例します。空間電荷層の量は印加する逆電圧に依存するため、IRは一般的に式2によってモデル化されます。

Equation 2

ここで、nはメーカーによって異なる値であり、おおよそ2~4の範囲になります。通常は、IRとVRの関係を示すカーブがダイオードのデータシートに記載されています。

広く受け入れられている大まかな目安として、PN接合の逆電流は温度が10℃上昇するごとに2倍になります。このルールおよび1つの基準点を元に、式3を用いて温度に対応する逆電流を計算することができます。

Equation 3

I0が、温度T0における逆電流です。通常は、IRとTの関係を示すカーブがダイオードのデータシートに記載されています。

式4は、内蔵電位(シリコンの場合で約0.7V)以下におけるダイオードの容量をモデル化した式です。

Equation 4

Cj0は0VにおけるPN接合の容量、Φ0は内蔵電位、Mはグレーディング係数(N材料との境界面におけるP材料の突発性を定量化するもの)です。式4は、逆バイアス電圧の場合VRが負、順バイアス電圧の場合VRが正と想定しています。この式は、逆バイアス時の容量と、およそ内蔵電位の半分までの順バイアス時の容量を、良くモデル化しています。通常は、CRとVRの関係を示すカーブがダイオードのデータシートに記載されています。

基本的なダイオード保護

ほとんどのICは、何らかの内部的な静電気放電(ESD)保護を備えています。最も一般的な内部保護回路は、電源レイルに接続されたESDクランピングダイオードを使用し、それによってESDストライクを電源に分流するというものです。これらのダイオードは十分に堅牢であり、直列抵抗を通して電流が制限されていれば、過電圧に対応できると考えることもできます。しかしICはそれぞれ異なるものであり、ESD保護のトポロジにもかなりの差があります。

電源レイルへの外付けのクランピングダイオードを追加して、ICの端子に流れ込む過電圧電流の量を最小化または排除するのが最良の方法です(図1)。

Figure 1. This basic diode-protection circuit uses external clamping diodes on the supply rails to shunt ESD strikes to the power supplies.
図1. この基本的なダイオード保護回路は、電源レイルに対する外付けのクランピングダイオードを使用して、ESDストライクを電源に分流しています。

図1に示した基本的なダイオード保護方式では、アンプの入力電圧をVCC + VFBDとVEE - VFBDにクランプします。ここで、VFBDはダイオードの順バイアス電圧降下です。過電圧電流は、RLIMITによって式5の通りに制限されます。

Equation 5

ここで、VSUPPLYはVEEまたはVCCです。この保護方式は、RLIMITが利得設定抵抗の役割を果たす反転オペアンプ構成にも有効です。

通常のシリコンダイオードの順方向電圧降下も、内蔵ESDダイオードと近いものになります。すなわち、過電圧状況では内蔵と外付けの両方のダイオードが、過電圧電流を分け合うことになります。2種類のダイオード間における順方向電圧降下の整合度は不明であるため、すべての過電圧電流が内蔵ESDダイオードを流れると考えるのが良い慣行です。ICの入力に5mAを超える電流が流れないようにRLIMITを選択するというのが、業界での目安になっています。

ショットキダイオードは、より低い順方向電圧降下(0.3V)を示すため、障害電流の大半を分流させるためにこの保護トポロジで頻繁に使用されます。しかし、最も漏れ電流の少ないショットキダイオードでも、最も漏れ電流の少ないシリコンダイオードより数桁大きな漏れ電流を示します。入力バイアス電流がナノアンペアに近いかまたはそれ以下であるアプリケーションの場合、ショットキの漏れ電流が決定的な問題になります。また、ショットキダイオードの順方向電圧降下は、温度および順バイアス電流に伴って容易に0.7Vまで増大します。一般的な1N5711ショットキダイオードの最大順方向電圧降下は、室温においてバイアス電流15mAのとき1Vです。

保護ダイオードの逆バイアス漏れ電流は、アンプの入力バイアス電流が小さいときに重要になります。理想的なのは、両方の保護ダイオードの漏れ電流が等しく、オフセットが生じないことです。しかし現実には、ダイオードの整合を完全に取ることはできず、漏れ電流は入力電圧と温度によって変化するため、オフセット誤差と非直線性が生じます。大体の目安として、逆方向漏れ電流を最大でもアンプの入力バイアス電流の10分の1以下に維持してください。

保護ダイオードの逆バイアス容量CRも、設計上考慮すべき重要な基準です。各ダイオードが持つこの逆バイアス容量とRLIMITとの組み合わせによってローパスフィルタが形成され、そのカットオフ周波数は式6を使用して計算することができます。

Equation 6

CRは印加される電圧の関数であることを思い出してください。そのため、入力電圧の振れ幅が大きければ、かなりの非直線性が生じることになります。

保護回路の過電圧回復時間についても考慮する必要があります。ダイオードに順バイアスがかけられているとき、PN接合の空乏領域に電荷が蓄積されます。ダイオードをターンオフさせるには、空乏領域から電荷を取り除く必要があります。高速スイッチングダイオードのメーカーは一般に逆回復時間trrを明示していますが、より漏れ電流の少ないダイオードのメーカーは明示していないのが普通です。逆回復時間がデータシートに明示されていない場合は、測定することができます。

多くのICメーカーは、逆方向漏れ電流および容量について極めて良好な仕様を持つダイオードアレイをパッケージ化しています。たとえば、MAX3202E ESD保護ダイオードアレイは1nA (max)の漏れ電流を示し、チャネル当りの容量は5pFです。より低い逆方向漏れ電流が必要な場合は、ダイオード接続された2N3904が良い選択肢になります。VishayのPAD1ダイオードはさらに低い逆方向漏れ電流と容量を示し、それぞれ1pA (max)および0.8pF (max)となっています。

グランドへのダイオード保護

過電圧電流を電源レイルに分流するということは、電源がその電流を吸収しなければならないことを意味します。多くの電源は電流をシンクすることができません。電源に接続されている負荷の合計が障害電流より大きいか、または電源に過電圧保護が存在する場合は、電流をシンクすることができない電源に過電圧電流を分流しても許容されます。回路内に過電圧電流をシンク可能なものが何もない場合は、電源電圧が上昇し、電源に接続されているコンポーネントを損傷する可能性があります。

Figure 2. This OVP circuit uses a zener diode to shunt overvoltage current to ground.
図2. このOVP回路は、ツェナーダイオードを使用して過電圧電流をグランドに分流します。

ツェナーダイオードを過電圧プロテクタとして使用して、電流制限抵抗を通して障害電流をグランドに分流することができます(図2)。ツェナー保護が有効なのは、ツェナー電圧が電源電圧より小さい場合だけであることに注意してください。

過電圧電流は、RLIMITによって式7の通りに制限されます。

Equation 7

ここで、VFBZはツェナーダイオードの順方向電圧降下、VRBZはツェナーダイオードの逆方向電圧降下であり、いずれも温度とバイアス電流に依存します。アンプの内蔵ESDダイオードがターンオンしないように、逆方向と順方向の電圧降下の合計が電源レイルより小さくなければなりません。

一般に、ツェナーダイオードは通常のシリコンダイオードよりも大きな逆方向漏れ電流を示します。この逆方向電流はブレークオーバ電圧付近で劇的に増大し、IとVの関係を示すカーブにおいて「knee (膝:グラフの屈曲部)」と呼ばれることもあります。入力信号の振れ幅が大きい場合、非直線性が生じます。ツェナーダイオードの容量も印加する電圧によって大きく変化し、一般的には通常のシリコンダイオードよりもはるかに大きな値になります。

ツェナーを並列に接続し、通常のシリコンダイオードを直列に追加することによって、ツェナー保護方式の帯域幅と漏れ電流の特性を改善することができます(図3)。過電圧電流は、RLIMITによって式8の通りに制限されます。

Equation 8

Figure 3. To improve the bandwidth and leakage characteristics of this zener-diode protection circuit, we have connected zeners in parallel and added normal silicon diodes in series.
図3. ツェナーダイオード保護回路の帯域幅と漏れ電流の特性を改善するため、ツェナーを並列に接続し、通常のシリコンダイオードを直列に追加しました。

その結果、合計容量が減少し、入力信号ソースに対しておよそ2 × CRに過ぎなくなりました。この手法によって漏れ電流も減少し、ほぼ通常のシリコンダイオード程度になります。以上のダイオード保護方式は、すべて反転オペアンプ構成においても有効に機能します。

差動ダイオード保護

一定した漏れ電流と容量を維持するための最も優れた方法の1つは、保護ダイオード両端の電圧を0Vに等しい状態に保つことです。差動ダイオード保護方式は、アンプの正常動作時には保護ダイオードにかかるバイアスを0Vに保ちます(図4)。過電圧時には、ダイオードが障害電流をグランドに導通します。

Figure 4. To ensure a constant leakage current and capacitance, these two circuits utilize differential diodes to maintain a 0V bias across the protection diodes during normal operation.
図4. 一定した漏れ電流と容量を保証するため、これら2つの回路では差動ダイオードを利用して、正常動作時には保護ダイオードにかかるバイアスを0Vに保ちます。

反転オペアンプ構成の場合、過電圧電流はRLIMITによって式9の通りに制限されます。

Equation 9

非反転オペアンプ構成の場合、過電圧電流はRLIMITによって式10の通りに制限されます。

Equation 10

信号プロテクタ集積回路

信号プロテクタICは、過電圧検出回路とMOSFETスイッチの組み合わせを提供します(図5)。

Figure 5. A signal protector, such as the MAX4505, combines overvoltage-detection circuitry with MOSFET switches. During a fault condition, the input terminal becomes an open circuit.
図5. MAX4505などの信号プロテクタは、過電圧検出回路とMOSFETスイッチを組み合わせたものです。障害条件時には、入力端子がオープン回路になります。

入力信号が電源レイルの範囲内である間は、信号プロテクタは直列抵抗として動作します。過電圧条件が発生すると、信号プロテクタはオープン回路として動作します。

信号プロテクタの使用には、いくつか有利な点が考えられます。第1に、多くのアプリケーションにとって十分に漏れ電流が小さいことです。たとえばMAX4505の場合、漏れ電流は25℃で±500pA (max)です。第2に、受動デバイスが本質的に備える入力電圧と漏れ電流または容量との間の強い関連性が、信号プロテクタの場合には存在しません。第3に、電源がオフのとき、信号プロテクタは損傷を受けることなく±40Vの入力に対応することができ、出力を0Vに維持します。

残念ながら、アプリケーションによっては障害回復時間が遅すぎる可能性があります。さらに、コストが重要な要素である場合には、ディスクリート部品によるソリューションの方が適していると思われます。

ノイズに関して

アンプのバイアス電流にはノイズが含まれています。この電流ノイズが抵抗を通って流れると、電圧ノイズが発生します。アンプのバイアス電流に起因するノイズの発生に加えて、抵抗はに等しい熱雑音も発生させます。ここで、kはボルツマン定数、Tは温度(単位K)、Bは帯域幅、Rは抵抗値です。オペアンプ回路の入力関連ノイズの合計は、式11によって与えられます。

Equation 11

RpとRnは、正と負のオペアンプ入力が示す抵抗です。Rnは通常、並列の利得設定抵抗に等しくなります(RF//RI)。VpとVnは、正と負のオペアンプ入力の電圧ノイズです。IpとInは、正と負のオペアンプ入力の電流ノイズです。式11は、RLIMITがRpまたはRn (構成に依存)に寄与することによって、システムノイズに寄与することを示しています。ツェナー過電圧保護を使用する場合は、必ずツェナーのノイズを式に追加してください。

類似の記事が2006年12月7日と2006年12月10日の2回にわたってPlanet AnalogのWebサイトで発表されています。

参考文献
Thomas, M. Frederiksen著「Intuitive IC Op Amps」、カリフォルニア州サンタクララ、National Semiconductor Corp.、1984年発行
Adolfo Garcia、Wes Freeman共著「Practical Analog Design Techniques、Section 7: Overvoltage Effects on Analog Integrated Circuits」セミナーおよびWebキャスト - ADADC80 [データベース稼働中]、マサチューセッツ州ノーウッド、Analog Devices, Inc. [2007年5月1日追記]
Paul R. Gray、Paul J. Hurst、Stephen H. Lewis、Robert G. Meyer共著「Analysis and Design of Analog Integrated Circuits」、ニューヨーク州ニューヨーク、John Wiley & Sons, Inc.、2001年発行
Walt Jung編「Op-Amp Applications Handbook」、マサチューセッツ州バーリントン、Newnes、2005年発行
Henry W. Ott著「Noise Reduction Techniques in Electronic Systems」、ニューヨーク州ニューヨーク、John Wiley & Sons, Inc.、1988年発行