アプリケーションノート 3671

UHF ASKレシーバ用のデータスライス手法


要約: ASK (amplitude-shift keying)およびOOK (on-off keying)レシーバは、RKE (リモートキーレスエントリ)、ホームセキュリティ、車庫扉開閉装置、リモートコントロールなど、断続的に低速データ転送を行うアプリケーションに使用されます。リモートトランスミッタからASKまたはOOKレシーバに送られてきたデータは、データスライサで復元されます。したがって、FCC Part 15.231で規定され260MHz~470MHzの短距離UHF帯で動作するASKおよびFSKレシーバにとって、データスライサは不可欠な要素です。このアプリケーションノートでは、MAX1470、MAX1473、およびMAX1471を含むマキシムのUHFレシーバ、およびMAX7030やMAX7032のようなトランシーバに見られるデータスライサの動作について説明します。

はじめに

最も単純化した形で考えると、データスライサは復調されたASK信号をスレッショルドと比較するアナログコンパレータです。復調信号の電圧がスレッショルドを超えると、コンパレータの出力が(通常は電源電圧まで)上昇します。復調信号がスレッショルドを下回ると、コンパレータの出力が(通常は0Vすなわちグランドまで)低下します。

このアプリケーションノートでは、コンパレータのスレッショルド形成と、無信号時におけるコンパレータ出力の「チャタリング」防止という、データスライスの2つの側面について検討します。後者は一般的に「スケルチ」と呼ばれる動作であり、データコンパレータのいずれかのピンに単純な電圧オフセットを印加することで実現できます。このオフセットは、電源から直接取る方法と、ヒステリシスを使用する(データスライス用コンパレータの出力電圧の一部をフィードバックさせる)方法があります。

以下では、スレッショルドの形成方法を3種類、スケルチの導入方法を3種類紹介しますが、これらはすべて外付けの抵抗やコンデンサを数個追加するだけで実現できます。

復調後のASK信号

マキシムのASKレシーバは、慎重に設計されたIFリミティングアンプを復調器に使用しています。このアンプは、入力IF信号の電力の対数に比例する電圧を生成します。信号が存在しない場合、アンプによって形成される電圧の成分は、静止DC値と、その上に乗る小さな、時間とともに変化するノイズ電圧の2つになります。図1に、ASK変調された信号に対する復調器の出力波形を示します。静止電圧V0 (信号オフ時)と信号電圧Vs (信号オン時)の間を波形が上下動することになります。MAX1473の場合、V0は一般的に約1.2Vであり、Vsは高感度での約40mVから非常に高い信号レベルにおける約1Vの範囲になります。

図1. ASK復調器の出力
図1. ASK復調器の出力

データスライサのブロック図

図2は、MAX1473 ASKレシーバのブロック図です。このアプリケーションノートでは、図の右下に描かれている、データスライサを構成する3個のオペアンプと7つのピンに焦点を当てています。各回路の機能をより明確に示すため、同じ機能ブロックを図3に描き直しました。これらの図における抵抗とコンデンサの参照番号は、MAX1473評価キットの図と同じにしてあります。オペアンプU1とその付随部品はSallen-Keyデータフィルタを形成しており、ASK復調器から出力される検波された振幅を平滑化します。オペアンプU2とその付随部品がデータスライサ用のコンパレータを形成し、ピーク検出オペアンプU3とその付随部品はピーク検出器の出力を形成します。以下ではこの回路の各部分を取り上げ、データスライス動作の様々な選択肢について理解します。

図2. MAX1473 ASKレシーバのブロック図
図2. MAX1473 ASKレシーバのブロック図

図3. MAX1473に内蔵されたデータスライサブロックのブロック図(外付け部品を含む)
図3. MAX1473に内蔵されたデータスライサブロックのブロック図(外付け部品を含む)

基本的なデータスライス回路

図4に示すのが、最も単純なデータスライス回路です。データフィルタの出力(DFO)は、データスライス用コンパレータの正側のピン(DSP)に接続されると同時に、単純なRCローパスフィルタを通すことでDSNにおいてスライスのスレッショルドを形成します。検波とフィルタが終わったASK信号(DFO)がR1とC4で形成されたローパスフィルタを通って安定すると、DSNピンのDC値はその信号の最大電圧と最小電圧の中間の値になります。図5は、図1の電圧V0とVsを使ってDSPとDSNの波形を示したものです。安定状態でのDSNの電圧がV0 + Vs/2になっている点に注目してください。この回路が良好に機能するのは、受信データストリームのパケットやフレームの先頭に(プリアンブルまたはシンクパターンの形で)追加のビットが十分に存在し、R1-C4回路の充電が正しいスライスのスレッショルドに達するまでの間に失われても大丈夫な場合です。シーケンスの最初の方のビットから検出する必要がある場合は、DSNのスレッショルド電圧を形成する回路が短時間でその電圧に到達しなければなりません。ここで役立つのがピーク検出器です。

図4. 基本的なデータスライス回路
図4. 基本的なデータスライス回路

図5. 基本的なデータスライスのスレッショルド形成時におけるDSNとDSPの信号
図5. 基本的なデータスライスのスレッショルド形成時におけるDSNとDSPの信号

迅速なスレッショルド形成が可能なデータスライサ

ASKレシーバ内のピーク検出器の電圧を追加することで、DSNのデータスライスのスレッショルド形成を高速化することができます。図6の回路は、DSNに対するデータフィルタとピーク検出器からの寄与分を組み合わせて、迅速に反応するスレッショルド電圧の生成を実現する方法を示しています。DFOとPDOUTを2つの独立した電圧ソースと考えることによって、重ね合わせ法(各ソースからの単体の応答を調べ、その後2つの応答を加算する方法)を使ってDSNの電圧を決定することができます。ピーク検出器からの寄与分は、C13とC4によって形成される容量ディバイダを通って瞬間的な電圧ジャンプの形で現れます。この電圧ジャンプは、R1とR2で形成される抵抗ディバイダによって決まる安定状態の値に減衰します。R1-C4のローパスフィルタからの寄与分は、基本的なデータスライス回路の場合と同じ、緩やかに立ち上がるスレッショルドになります。2つのRと2つのCの値を慎重に選ぶことによって、この2つの寄与分を相互に補完させ、即座に正しいスレッショルドにジャンプしてそこで安定する理想的なスレッショルド電圧をDSNに形成させることができます。

図6. 迅速なスレッショルド形成のための回路および波形
図6. 迅速なスレッショルド形成のための回路および波形

図7は、2種類の抵抗とコンデンサの組み合わせに対する2つのDSN波形を示しています。瞬間的ジャンプに最も近いDSNのスレッショルド電圧を生成する部品の組み合わせは、以下のガイドラインに従ったものになります:

図7. ピーク検出器を使用した組み合わせDSN電圧の時間的変化
図7. ピーク検出器を使用した組み合わせDSN電圧の時間的変化

RとCの選択を具体的な例で見てみましょう。データ速度4kbps NRZのASKの場合、R1-C4のローパスフィルタはおよそ5ビット間隔に相当する時定数にすべきであり、5 x 0.25ms、すなわち1.25msになります。R1とC4には、次の値を選ぶと良いでしょう:

R1 = 25 kΩおよびC4 = 0.047µF

C13はC4と等しくし、R2はR1よりずっと大きくします(10倍で良いでしょう):

R2 = 250 kΩおよびC13 = 0.047µF

この選択によって、DSNのスレッショルド電圧はV0からV0 + Vs/2にジャンプし、その後V0 + 0.55Vsで安定することになります。

迅速にスライシングスレッショルドを確立するためのこのアプローチでは、スレッショルドにわずかな誤差が生じることに注意してください。さらに、スレッショルド電圧の初期値から最終的な値への変化(非常に小さな変化です)に対応する時定数は、以下の積によって与えられます:

時定数= (R1 || R2 x (C4 + C13))

これは、R1-C4の平滑回路の時定数の約2倍です。各コンデンサの値を減らすことでこの変化を補正することもできますが、その必要はありません。最初のジャンプから後のスレッショルドの変化はわずかなため、ピーク検出器の寄与分を含まない回路ほど時定数が重大な問題にはならないからです。

ピーク検出器を2個使用するデータスライサ

単一のピーク検出器をR-C平滑回路と組み合わせて使用するスライシングスレッショルドの形成には、小さな欠点が1つあります。最終的なスレッショルドの値が、理想的な値(データフィルタからの最大電圧と最小電圧の中間の値)とわずかに異なる点です。

最大/最小ピーク検出器を使用するのが、迅速なスライスのスレッショルド確立を改良する方法の1つです。MAX1471 ASK/FSKレシーバ、MAX7042 FSKレシーバ、およびMAX7030/MAX7031/MAX7032トランシーバは、最大/最小ピーク検出器を備えており、単一のR-C平滑回路は不要になっています。図8に、これらのピーク検出器と、それぞれに付加された外付けの抵抗およびコンデンサを示します。各コンデンサがピーク電圧を保持し、各抵抗がそれぞれ対応するコンデンサ用の放電経路を提供します。この設計によって、データフィルタの出力電圧にピークの変化があったとき、ピーク検出器が動的に追従できるようになります。最大ピーク検出器と最小ピーク検出器を一緒に使用することで、データストリームの最大および最小電圧レベルの中間の値にデータスライサのスレッショルド電圧を形成することができます。これらのR-CペアのRC時定数は、このアプリケーションノートですでに見た単純なスレッショルド平滑回路の場合と同様、ビット間隔のおよそ5倍に設定する必要があります。

図8. 最大/最小ピーク検出器を備えたデータスライス回路
図8. 最大/最小ピーク検出器を備えたデータスライス回路

AGCの利得切り替えや通電時の過渡電圧など、何らかの原因でベースバンド信号の振幅に大きな変化が生じた場合、ピーク検出器が誤ったレベルを「つかむ」可能性があります。誤ったピークが検出されると、スライスレベルが不正になります。RC時定数が数ビット長に設定されているため、ピーク検出器がすぐに回復するとは限りません。しかし、デュアルピーク検出器を備えたマキシムのすべてのレシーバは、ピーク検出器の出力をリセットする(ピーク検出器を短時間に信号に追従させる)方法を、少なくとも1つ備えています。MAX7042 FSKレシーバの場合、短時間だけENABLEピンをローにプルダウンし、その後論理ハイの設定に戻すことで、ピーク検出器がリセットされます。MAX7030およびMAX7031トランシーバも同じ方法でピーク検出器をリセットすることができますが、その他にAGC機能の状態が変化するときとT/Rスイッチが受信状態に入るときにもピーク検出器がリセットされます。MAX1471 ASK/FSKレシーバとMAX7032 ASK/FSKトランシーバは、シリアルポートを介してピーク検出器をリセットすることができるのに加えて、レシーバがスリープモードから復帰するたびに自動的にピーク検出器がリセットされます。

データスライサへの基本的なスケルチの追加

ASK信号が存在しない場合、ASK検波器の出力は、DC電圧と、時間とともに変化するノイズ電圧とで構成されることになり、ノイズ電圧のピークピーク値はおよそ20mVになります。このノイズ電圧は、データスライサのコンパレータがDSNスレッショルド電圧をはさんで上下に振れる形で現れ、結果としてコンパレータの出力が「チャタリング」すなわち電源電圧とグランドの間を急速かつランダムにジャンプすることになります。この挙動は多くの場合マイクロプロセッサを不必要にウェイクアップさせることになり、電源ラインにノイズが付加されることもあります。このチャタリングを止める1つの方法として、単純なスケルチ回路の使用が考えられます。これは、データスライサの正(DSP)または負(DSN)のピンに、小さなDCオフセットを印加するものです。

図9は、電源電圧をDCオフセットのソースとして使用する単純なスケルチ回路です。通常、必要なのはデータフィルタ出力DFOとコンパレータの正負いずれかの入力ピンの間の抵抗値の50倍から100倍の大きな抵抗だけです。図9の最初の回路では、小さなオフセットがDSPに印加されています。もしオフセットが約30mVなら、2つのことが起こります。第1に、無信号時にDSPのDC電圧に乗るノイズによってDSP電圧がDSNのスレッショルドレベルを下回ることがなくなります。そして第2に、DATAOUTピンがハイすなわちVDDに保持されます。図9の2つめの回路では、オフセットがDSNに付加されています。この場合、DSPのDC電圧に乗るノイズによってDSP電圧が増大したDSNのスレッショルドを上回ることがなくなり、DATAOUTピンはローすなわちGNDに保たれます。スケルチ回路によって感度がわずかに(抵抗ディバイダを慎重に選らんだ場合で約1dB~2dB)低下し、復調信号が存在する場合、DATAOUTにおける正のデータパルスが若干広く、負のデータパルスが若干狭くなります。

図9. 電源電圧を使用する2種類の単純なスケルチ回路
図9. 電源電圧を使用する2種類の単純なスケルチ回路

デュアルピーク検出器を使用したスケルチ

先ほど示した図8のデュアルピーク検出器を使用することによって、もう1つの単純なスケルチ回路を形成することができます。2つの抵抗をわずかに異なる値にすると、どちらの抵抗値が大きいかによって、スレッショルドが2つのピーク電圧の中央よりも上または下に移動します。スレッショルドが中央よりわずかに(30mV~50mV)高い値にセットされると、無信号時にDATAOUTピンはローに保たれます。同様に、スレッショルドが中央よりわずかに低い値にセットされると、無信号時にDATAOUTがハイに保たれるようになります。

データスライサへの抵抗ヒステリシスの追加

大きな抵抗を使ってデータスライサのDATAOUTピンをDSPピンに接続する方法もあります。図10に示すのが、抵抗ヒステリシスの等価回路です。このアプローチにも、抵抗を通してVDDをDSPピンにつなぐのとほぼ同じ効果があります。唯一の違いは、復調信号が存在する場合DSPに小さなオフセットがかかるのが、復調されたデータの正のスイング中だけだという点です。そのため、正のデータパルスの立上りエッジがオフセットの存在によって前進せず、DATAOUTに現れる正のデータパルスの幅の増大がわずかに少なくなります。

図10. 抵抗ヒステリシス回路によるスケルチ機能
図10. 抵抗ヒステリシス回路によるスケルチ機能

データスライサへの容量ヒステリシスの追加

容量ヒステリシスは、DATAOUT信号の過度のチャタリングと、スケルチまたは抵抗ヒステリシスに伴う感度低下との間で、妥協点を提供します。容量ヒステリシスの回路を図11に示します。

抵抗ヒステリシスの場合と同様、DATAOUT信号のごく一部をDSPピンにフィードバックしますが、今回は容量ディバイダC7-C9を通して行います。典型的なコンデンサの値は、C7が10pf、C9が1000pfです。DSPに印加されるオフセットは、これまでと違って、次式で与えられる時定数で減衰する過渡オフセットになります:

R8 x (C9 + C7)

時定数の長さに応じて、オフセットが減衰するまでの間DSP上のノイズがスライスのスレッショルドを下回ることがなくなります。これによって、実質的にDATAOUTピンがハイになっている時間が長くなり、DATAOUTのチャタリングの頻度が低下します。容量ヒステリシスによってチャタリングが完全になくなるわけではありませんが、遷移の回数が減少することになります。

C9が存在するため、R8との組み合わせで復調ASK信号の経路上にもう1つのローパスフィルタが形成されることに注意してください。フィルタを通過する信号が緩慢になりすぎないよう、このフィルタの時定数に対応する極はSallen-Keyデータフィルタの帯域幅よりも大きくする必要があります。

図11. 容量ヒステリシス回路と波形
図11. 容量ヒステリシス回路と波形

次のステップ
EE-Mail EE-Mail配信の登録申し込みをして、興味のある分野の最新ドキュメントに関する自動通知を受け取る。
© , Maxim Integrated Products, Inc.
このウェブサイトのコンテンツは米国および各国の著作権法によって保護されています。コンテンツの複製を希望される場合は お問い合わせください。.
APP 3671:
アプリケーションノート 3671,AN3671, AN 3671, APP3671, Appnote3671, Appnote 3671