アプリケーションノート 3616

コンパレータに特別なヒステリシスを追加


要約: アナログコンパレータは常に、オペアンプの陰に隠れた存在です(オペアンプは、アナログコンパレータと同類のデバイスですが、より普及し、どこにでも見られます)。オペアンプの場合、設計者は豊富なアプリケーションノートを活用することができますが、コンパレータの場合、利用可能なアプリケーションノートは不十分です。不十分なために生じる結果の1つとして、コンパレータのヒステリシスを追加するときに、顧客がマキシムのアプリケーション部門に電話で問い合わせるといったことが挙げられます。このアプリケーションノートでは、一般的ないくつかのコンパレータ回路にヒステリシスを追加し、ノイズ耐性と安定性を強化する方法について説明しています。

コンパレータのヒステリシスを説明する前に、最初にこの言葉の定義から始めましょう。他の多くの科学的な用語と同じく、ギリシャ語が語源です。これは、遅れる、後に続く、あるいは以前の状態からの変化に対する耐性を意味します。設計の分野では、対称でない動作、つまりAからBの経路がBからAの経路と同じでない動作を表す場合にこの言葉を使用します。ヒステリシスは磁気や非塑性変形の現象、およびコンパレータのような電子回路でよく使われます。

ヒステリシスは、ほとんどのコンパレータで通常5mV~10mVの値で設計されています。内部ヒステリシスを設けることで、コンパレータが少量の寄生フィードバックによって生じる発振を防止することができるようにしています。このような内部ヒステリシスは、コンパレータの自励発振を防止するのに十分であっても、より振幅の大きな外部ノイズに対してはまったく無力です。このような場合には、ヒステリシスを外部に追加することで性能を改善することができます。

最初に、内部ヒステリシスのない理想的なコンパレータの伝達関数を考えます(図1)。これに対して、実際のコンパレータの伝達特性(図2)は、約2mVの入力電圧(VIN)の増大を必要とする出力変化を示しています。

図1. 理想的なコンパレータの伝達特性
図1. 理想的なコンパレータの伝達特性

図2. 実際のコンパレータの伝達特性
図2. 実際のコンパレータの伝達特性

開ループのオペアンプは、多くの場合コンパレータとして使用されますが、少量のノイズや干渉が入力信号に侵入すると、2つの出力状態の間で望ましくない急速な変化を引き起こす可能性があります(図3)。コンパレータに代わってヒステリシスを使用すると、急速な出力変化と発振を防ぐことができます。あるいは、正のフィードバックをコンパレータに加えることによって、外部ヒステリシスを生成することができます。正のフィードバックによってある状態から別の状態への高速な出力遷移が保証されるため、コンパレータの出力が不確定状態にある期間はほんのわずかです。

図3. ヒステリシスのないコンパレータの、不確定で急速に変化する出力
図3. ヒステリシスのないコンパレータの、不確定で急速に変化する出力

例として、図4の単純な回路について考えましょう。この回路は、図5に示すような伝達特性を備えています。コンパレータの反転入力には、ゼロから始まる電圧ランプが加えられています。抵抗分圧器R1-R2によって、正のフィードバックを供給しています。入力がポイント1(図6)から増大し始めると、出力はVCCレベルに達し、入力が正のスレッショルドであるVTH+ = VCCR2/(R1 + R2)を通過するまでそこにとどまります。このポイントでは、出力はVCCからVSSに急激に変化します。これは反転入力が非反転入力よりも大きな正値になるためです。出力は、入力がポイント5で新たなスレッショルドであるVTH- = VSSR2/(R1 + R2)を通過するまでローのままです。この時点で、出力は直ちにVCCに切り替わります。正(非反転)入力が反転入力より高電位になるためです。

図4. ヒステリシスを備えた単純な回路
図4. ヒステリシスを備えた単純な回路

図5. 図4の回路の伝達特性
図5. 図4の回路の伝達特性

図6. 図4の回路の入力/出力波形
図6. 図4の回路の入力/出力波形

図4の回路における伝達関数VOUT対VINは、少なくとも2VTHの入力変化に応答して出力が変化することを示しています。このように、図3(ヒステリシスのないオペアンプ)の応答とは異なり、2VTH未満のわずかなノイズや干渉によって急激な出力変化が生じることはありません。特定のアプリケーションでは、フィードバックネットワークの適切な選択によって正と負のスレッショルド電圧を所望の値に設定することができます。

他の設定を利用して、いろいろなスレッショルド電圧を備えたヒステリシスを追加することができます。図7の回路では、2つのMOSFETと抵抗ネットワークを使用して、いずれか一方の方向にスレッショルドレベルを調整すなわち移動しています。図4のコンパレータ出力とは異なり、フィードバック抵抗ネットワークの負荷は加えられません。出力は、図8に示すように入力変化に応答します。

図7. 外付けのMOSFETと抵抗を用いたヒステリシスの追加
図7. 外付けのMOSFETと抵抗を用いたヒステリシスの追加

図8. 図7の回路の入力/出力波形
図8. 図7の回路の入力/出力波形

コンパレータ内部で異なる出力を設定するには、異なる外部ヒステリシスを実装することが必要です。たとえば、内部プッシュ/プル出力を備えたコンパレータでは、出力と非反転入力の間に正のフィードバック抵抗をそのまま利用することができます。抵抗分圧器ネットワークでは、コンパレータの非反転入力に入力信号を加え、反転入力は特定のリファレンスレベルに固定されます(図9)。

図9. プッシュ/プル出力を備えたコンパレータにヒステリシスを追加
図9. プッシュ/プル出力を備えたコンパレータにヒステリシスを追加

前述したように、内部ヒステリシスを備えたコンパレータは、立上り入力電圧の1つのトリップポイント(VTHR)となり、また立下り入力電圧の1つのトリップポイント(VTHF)となります。図8では、VTH1とVTH2に相当します。これらトリップポイントの差が、ヒステリシス帯域(VHB)です。コンパレータの入力電圧が等しい場合、ヒステリシスによって一方の入力が他方の入力を瞬時に通過することになるため、入力電圧は発振が生じる範囲から取り除かれます。図10では、固定電圧を反転入力に加え、変動電圧を非反転入力に加えたコンパレータの動作を示しています(入力を入れ替えると、よく似た図になりますが、出力は反転します)。

図10. 図9の回路の入力/出力波形
図10. 図9の回路の入力/出力波形

フィードバック分圧器ネットワークの抵抗値は、よく知られた2つの事例の単純計算に基づいています。つまり出力が一方の極値にある場合、またはもう一方の極値にある場合です(2つの電源レイル)。

マキシムのMAX9015、MAX9017、およびMAX9019など、4mVの内部ヒステリシスとプッシュ/プルの出力構成を備えたコンパレータについて考えてみましょう。これらのコンパレータは、2つのレイルがVCCと0Vである単一電源システムを対象としています。以下の手順に従えば、要件に基づいて、また電源レイル電圧、ヒステリシス帯域電圧(VHB)、およびリファレンス電圧(VREF)などの所定のデータに基づいて部品を選択または計算することができます。

ステップ1.

R3を選択します。トリップポイントにおいてR3を流れる電流は(VREF - VOUT)/R3です。R3を求める際に2つの可能な出力状態を考慮すると、次の2つの式が得られます。
R3 = VREF/IR3およびR3 = (VCC - VREF)/IR3
得られた2つの抵抗値のうち小さい方の値を選択します。たとえば、VCC = 5V、IR3 = 0.2μAで、MAX9117コンパレータ(VREF = 1.24V)の場合、2つの抵抗値は6.2MΩと19MΩであるため、R3には標準値の6.2MΩを選択します。

ステップ2.

必要なヒステリシス帯域(VHB)を選択します。この例では50mVを選択します。


ステップ3.

以下の式にしたがってR1を計算します。
この例では、以下の値を挿入します。


ステップ4.

立上りVINのトリップポイント(VTHR)を選択します。次のようになります。

これは、VINが上昇してトリップポイントを超える際に、コンパレータの出力がローからハイに切り替わるときのスレッショルド電圧です。この例では、VTHR = 3Vを選択します。

ステップ5.

以下に示すようにR2を計算します。

この例では、標準値44.2kΩを選択します。

ステップ6.

トリップ電圧とヒステリシスが以下であることを確認します。すなわち、立上りVIN = 2.992Vであり、これは、VREFにR1を乗算し、R1、R2、およびR3の並列結合で除算した値に等しくなります。

立下りVIN = 2.942V、したがってヒステリシス = VTHR - VTHF = 50mV


最後に、オープンドレイン出力と4mVの内蔵ヒステリシス帯域を備えたコンパレータ(MAX9016、MAX9018、MAX9020)は、外付けのプルアップ抵抗を必要とします(図11)。さらなるヒステリシスが正のフィードバックによって生成されることがありますが、その式はプッシュ/プル出力の式とは少し異なります。ヒステリシス = VTHR - VTHF = 50mV。以下の手順にしたがって抵抗値を計算します。

ステップ1.

R3を選択します。IN_+での入力バイアス電流は2nA未満であるため、入力バイアス電流によって生じるエラーを最小限に抑えるには、R3を流れる電流は少なくとも0.2μAでなければなりません。トリップポイントにおいてR3を流れる電流は(VREF - VOUT)/R3です。R3を求める際に2つの可能な出力状態を考えると、次の2つの式が得られます。
R3 = VREF/IR3およびR3 = [(VCC - VREF)/IR3] - R4
得られた2つの抵抗値のうち小さい方の値を選択します。たとえば、VCC = 5V、IR3 = 0.2μA、R4 = 1MΩで、MAX9118コンパレータ(VREF = 1.24V)の場合、2つの抵抗値は6.2MΩと18MΩであるため、R3には標準値の6.2MΩを選択します。

ステップ2.

必要なヒステリシス帯域(VHB)を選択します。

ステップ3.

以下の式にしたがってR1を計算します。

この例では、以下の値を挿入します。


ステップ4.

立上りVINのトリップポイント(VTHR)を選択します。次のようになります。

VTHRは、VINが上昇してトリップポイントを超える際に、コンパレータの出力がローからハイに切り替わるときのスレッショルド電圧です。この例では、VTHR = 3Vを選択します。

ステップ5.

以下に示すようにR2を計算します。

この例では、標準値49.9kΩを選択します。

ステップ6.

トリップ電圧とヒステリシスが以下であることを確認します。


図11. オープンドレイン出力を備えたコンパレータにヒステリシスを追加
図11. オープンドレイン出力を備えたコンパレータにヒステリシスを追加