アプリケーションノート 3609

DS325X、DS316X、DS317X、およびDS318Xのクロックレートアダプタ(CLAD)の機能


要約: このアプリケーションノートでは、DS325X、DS316X、DS317X、およびDS318Xの各デバイスにおいてクロックレートアダプタ(CLAD)機能を設定し、複数のクロックソースを作成する方法について説明します。これらのソースは、アプリケーションに応じて、LIUのリファレンスクロックまたは送信クロックとして使用することができます。

はじめに

このアプリケーションノートでは、クロックレートアダプタ(CLAD)機能を設定し、複数のクロックソースを作成する方法について説明します。これらのソースは、DS325X、DS316X、DS317X、およびDS318Xデバイスによって、LIUのリファレンスクロックまたは送信クロックとして使用することができます。

このアプリケーションノートは、以下の製品に適用されます。

T3/E3 LIUs T3/E3 ATM/Packet PHYs T3/E3 SCTs T3/E3 ATM/Packet PHYs with LIUs
DS3251 DS3161 DS3171 DS3181
DS3252 DS3162 DS3172 DS3182
DS3253 DS3163 DS3173 DS3183
DS3254 DS3164 DS3174 DS3184

DS325XでのCLADの使用

DS325X T3/E3 LIUのクロックレートアダプタブロックは、1つの入力クロックから、必要なクロックレートのすべてを生成します。1つの送信品質のクロックソース(DS3、E3、またはSTS-1)がある場合、クロックレートアダプタは他の2つのラインレートにて送信品質のクロックを合成することができます。入力クロックと合成クロックはどちらも、クロック/データリカバリ(CDR)のブロックおよびジッタアッテネータによってマスタクロックとして利用することができます。LIUのマスタクロックによって動作するCDRブロックは、AGC/イコライザブロックから増幅された等化信号を取り出して、クロック、正のデータ、および負のデータの信号を個別に生成します。ハードウェアモードでは、クロックレートアダプタは、T3MCLK、E3MCLK、およびSTMCLKピンによって完全に制御されます。

CPUバスモードでは、その他のクロックレートアダプタの制御オプションをCACRレジスタで利用することができます。「代替マスタクロックイネーブル(AMCEN)」制御ビットを1にセットすると、クロックレートアダプタブロックが代替マスタクロックモードに設定されます。このモードでは、クロックレートアダプタは、DS3、E3、またはSTS-1クロックではなく、「代替マスタクロックセレクト(AMCSEL)」制御ビットによって周波数が指定されたクロックを受信するものと想定しています。代替マスタクロックの有効な入力周波数は19.44MHz、38.88MHz、および77.76MHzです。代替マスタクロックモードでは、クロックレートアダプタは、DS3、E3、またはSTS-1の3つのクロックレートのうち、最大2つのレートを合成することができます。DS3クロックとE3クロックを合成するには、STMCLKピンに代替マスタクロックを加える必要があります。DS3クロックとSTS-1クロックを合成するには、E3MCLKピンにクロックを加える必要があり、またE3クロックとSTS-1クロックを合成するには、T3MCLKピンにクロックを加える必要があります。

DS325Xデバイスは、AMCENおよびAMCSEL[1:0]のパワーオン時のデフォルト値が、加えられたクロックと一致しない場合であっても、MCLKピンの1つに加えられた代替クロックでパワーアップすることができます。パワーアップ後にこれらの制御ビットを正しく設定すれば、クロックレートアダプタは正しいマスタクロックの合成を開始します。デバイスはおおむね正常に機能します。

また、CPUバスモードは合成したマスタクロックをT3MCLK、E3MCLK、およびSTMCLKピン上に出力し、隣接のフレーマ、マッパ、およびその他の部品がこのマスタクロックを使用することができるようにしています。合成したDS3マスタクロックをT3MCLK上に出力するには、CACR:T3MOE = 1をセットします。合成したE3マスタクロックをE3MCLK上に出力するには、CACR:E3MOE = 1をセットし、合成したSTS-1マスタクロックをSTMCLK上に出力するには、CACR:STMOE = 1をセットします。

DS325XのCLAD設定レジスタ

CLADの設定に必要なクロックレートアダプタ制御レジスタを以下で説明します。

レジスタ名:CACR
レジスタの名称:クロックレートアダプタ制御レジスタ
レジスタアドレス:08h

Bit 7 6 5 4 3 2 1 0
Name T3MOE E3MOE STMOE AMCSEL[1] AMCSEL[0] AMCEN
Default 0 0 0 0 0 0 0 0

ビット7:T3MCLK出力イネーブル(T3MOE)。DS3マスタクロックを合成するようにクロックレートアダプタブロックを設定したとき、T3MOE = 1に設定することによってT3MCLKピン上にDS3マスタクロックを出力することができます。次に、このクロックは、隣接のDS3フレーマや、DS3クロックを必要とするその他の部品の送信クロックとして使用することができます。T3MCLKピンを外部から駆動しない場合にのみ、このビットを1にセットしてください。

0 = T3MCLK出力ドライバディセーブル
1 = T3MCLK出力ドライバイネーブル

ビット6:E3MCLK出力イネーブル(E3MOE)。E3マスタクロックを合成するようにクロックレートアダプタブロックを設定したとき、E3MOE = 1に設定することによってE3MCLKピン上にE3マスタクロックを出力することができます。次に、このクロックは、隣接のE3フレーマや、E3クロックを必要とするその他の部品の送信クロックとして使用することができます。E3MCLKピンを外部から駆動しない場合にのみ、このビットを1にセットしてください。

0 = E3MCLK出力ドライバディセーブル
1 = E3MCLK出力ドライバイネーブル

ビット5:STMCLK出力イネーブル(STMOE)。STS-1マスタクロックを合成するようにクロックレートアダプタブロックを設定したとき、STMOE = 1に設定することによってSTMCLKピン上にSTS-1マスタクロックを出力することができます。次に、このクロックは、隣接のSONETフレーマ、マッパ、およびSTS-1クロックを必要とするその他の部品の送信クロックとして使用することができます。STMCLKピンを外部から駆動しない場合にのみ、このビットを1にセットしてください。

0 = STMCLK出力ドライバディセーブル
1 = STMCLK出力ドライバイネーブル

ビット2~1:代替マスタクロックセレクト(AMCSEL[1:0])。

00 = 19.44MHz
01 = 38.88MHz
10 = 77.76MHz
11 = 未定義

ビット0:代替マスタクロックイネーブル(AMCEN)。

0 = 代替マスタクロックモードディセーブル
1 = 代替マスタクロックモードイネーブル

DS316X、DS317X、およびDS318XでのCLADの使用

DS316X、DS317X、およびDS318XデバイスにおけるCLADは、CLKAピン上の1つのクロックリファレンス入力から、複数の内部クロック周波数(DS3、E3、またはSTS-1)を作成するために使用します。CLKAに加えられるクロック周波数は、以下のうちの1つでなければなりません。
  1. DS3 (44.736MHz)
  2. E3 (34.368MHz)
  3. STS-1 (51.84MHz)
上記のクロックの1つが存在すれば、他の2つのクロックを生成することができます。必要なら、内部で生成したクロックをCLKBとCLKCの出力ピン上で駆動して、外部から使用することができます。

DS316X、DS317X、およびDS318XでのCLADの設定
DS317XまたはDS318XのLIUを使用する場合、CLADは、DS317XまたはDS318Xの受信LIUにクロックを供給します。DS316X、DS317X、およびDS318XのCLADは、GL.CR2レジスタのCLADビットによって設定されます。この場合、ユーザは、DS3、E3、またはSTS-1のクロックをCLKAピンに供給する必要があります。

ユーザは、3つの周波数レート(DS3、E3、またはSTS-1)のうちの少なくとも1つをCLKAピンに供給する必要があります。CLAD[3:0]ビットは、ピンに加えられた周波数をPLLに通知します。図1にDS316X、DS317X、およびDS318XのCLADブロックを示します。

図1. DS316X、DS317X、およびDS318XのCLADブロック。
図1. DS316X、DS317X、およびDS318XのCLADブロック。

FMビット(PORT.CR2に配置。以下を参照)は、LIUおよびトランスミッタに加えられるCLADの出力クロックの選択を制御します。CLADによって最大限の柔軟性が得られます。アプリケーションは3つのクロック周波数のいずれかを供給するだけでよく、必要となる残りの周波数は、CLADを使用して得ることができます。

CLADは無効にすることも可能で、CLKA、CLKB、およびCLKCピンを入力として使用して3つのクロックのすべてを外部から供給することができます。CLADを無効にすると、3つの基準周波数(DS3、E3、およびSTS-1)をCLKA、CLKB、およびCLKCピンにそれぞれ加える必要があります。3つの周波数のいずれかを必要としない場合は、CLADクロックピンに加える必要はありません。

CLADへのCLAD MODE入力は、CLAD[3:0]制御ビット(GL.CR2レジスタに配置)から構成され、これによってどのピンを入力ピンまたは出力ピンにするのか、あるいはどのピンをどのクロックレートにするのかを決定します。詳細については、以下の表1を参照してください。

CLAD[3:0] = 00XXにすると、PLL回路は無効になり、入力クロックピンCLKA、CLKB、およびCLKCの信号は、内部LIUのリファレンスクロックとして使用されます。CLAD[3:0] = (01XX、または10XX、または11XX)にすると、0、1、または2つのPLL回路が有効になり、CLAD[3:0]ビット、フレーミングモード(FM[5:0])、およびPORT.CR2に配置されたラインモード制御ビット(LM[2:0])で決定される必要なクロックが生成されます。

ラインモードビットは、メインのポートインタフェースの動作モードを選択します。CLAD出力クロックピンまたはLIUのリファレンスクロックでクロックレートを必要としない場合、クロックの生成に使われるPLLは無効にされてパワーダウンされます。

DS316X、DS317X、およびDS318XのCLAD設定レジスタ
CLADの設定に必要な2つのレジスタを以下で説明します。

レジスタ名:GL.CR2
レジスタの名称:グローバル制御レジスタ2
レジスタアドレス:004h

Bit # 15 14 13 12 11 10 9 8
Name - - - G8KRS2 G8KRS1 G8KRS0 G8K0S G8KIS
Default 0 0 0 0 0 0 0 0
Bit # 7 6 5 4 3 2 1 0
Name - - - - CLAD3 CLAD2 CLAD1 CLAD0
Default 0 0 0 0 0 0 0 0

ビット3~0:CLAD I/Oモード[3:0] (CLAD[3:0])。これらのビットは、CLADクロックのI/OピンCLKA、CLKB、およびCLKCを制御します。これらのレジスタビットは、LIUのラインからRxクロックを回復するために使用するクロックを制御します。詳細については、表1を参照してください。

表1. CLAD I/Oピンのデコードの詳細
GL.CR2 CLKA PIN CLKB PIN CLKC PIN
CLAD[3:0]
00 XX DS3 clock input E3 clock input STS-1 clock input
01 00 DS3 clock input Low output Low output
01 01 DS3 clock input E3 clock output Low output
01 10 DS3 clock input Low output STS-1 clock output
01 11 DS3 clock input STS-1 clock output E3 clock output
10 00 E3 clock input Low output Low output
10 01 E3 clock input DS3 clock output Low output
10 10 E3 clock input Low output STS-1 clock output
10 11 E3 clock input STS-1 clock output DS3 clock output
11 00 STS-1 clock input Low output Low output
11 01 STS-1 clock input E3 output Low output
11 10 STS-1 clock input Low output DS3 clock output
11 11 STS-1 clock input DS3 clock output E3 clock output

CLADは、受信LIUにリファレンスクロックを供給します。受信LIUは、ユーザがフレーミングモード(FM)ビットで選択したモードに基づいてクロック周波数を選択します。FMビットはメインのフレーミング動作モードを選択します。PORT.CR3.CLADCレジスタビットで選択している場合、CLAD出力は送信クロックソースとしても利用することができます。

レジスタ名:PORT.CR3
レジスタの名称:ポート制御レジスタ3
レジスタアドレス:(0、2、4、6) 44h

Bit # 15 14 13 12 11 10 9 8
Name - - RCLKS RSOFOS RPFPE TCLKS TSOFOS TPFPE
Default 0 0 0 0 0 0 0 0
Bit # 7 6 5 4 3 2 1 0
Name P8KRS1 P8KRS0 P8KREF LOOPT CLADC RFTS TFTS TLTS
Default 0 0 0 0 0 0 0 0

ビット3:CLAD送信クロックソースの制御(CLADC)。このビットを使用して、内部送信クロックのソースとしてCLADクロックを有効にします。このビットの機能は他の制御ビットを条件とします。

0 = 送信クロックとしてCLADクロックを適宜使用する
1 = 送信クロックとしてCLADクロックを使用しない(ループバックが有効でない場合、TCLKInがソースとなる)

結論

DS325X、DS316X、DS317X、およびDS318XデバイスはCLAD機能を備えており、LIUのリファレンスクロックとして複数クロックを作成する場合に、またユーザのアプリケーションのクロック送信に有効です。マキシム製品でのCLADの動作に関するご質問は、マキシムのTelecommunication Applicationsサポートチームまで電子メール()または電話(米国972-371-6555)にてお問い合わせください(英語のみの対応となりますのでご了承ください)。

次のステップ
EE-Mail EE-Mail配信の登録申し込みをして、興味のある分野の最新ドキュメントに関する自動通知を受け取る。
© , Maxim Integrated Products, Inc.
このウェブサイトのコンテンツは米国および各国の著作権法によって保護されています。コンテンツの複製を希望される場合は お問い合わせください。.
APP 3609:
アプリケーションノート 3609,AN3609, AN 3609, APP3609, Appnote3609, Appnote 3609