アプリケーションノート 3443

電源のラインおよび負荷過渡試験


要約: ラインおよび負荷トランジェントを測定することによって、ライン電圧と負荷電流の突然の変化に応答する電源の能力が分かります。これらの試験によって負荷およびラインステップにコントローラがどのように応答するかが示され、レギュレーションを維持しようとするときに出力に大きなオーバシュートまたは持続するリンギングが示されます。ラインおよび負荷応答が試験回路と実例と共に詳細に解析されます。

ラインおよび負荷トランジェントの測定によって、ライン電圧と負荷電流の突然の変化に応答する電源の能力が示されます。レギュレーションを維持しようとするときに出力に大きいオーバシュートや持続するリンギングが生じることが試験測定によって分かります。ラインの過渡応答は電源電圧排除比(PSRR)とは別のものです。PSRRはDC測定ですが、ライントランジェントはステップのフーリエ成分が含まれるステップ関数です。負荷トランジェントも同様ですが、相違はそれが負荷電流ステップであり、電源の出力に外乱を注入します。これに比べて、ライントランジェントは入力に外乱を注入します。

バックグラウンド(ラインおよび負荷トランジェントによって電源の何がわかるか?)

ラインおよび負荷ステップによってステップのフーリエ成分が刺激としてコントローラに間接的に注入されます。ラインまたは負荷のステップf(t)が無限に早いエッジを持つ場合、それはフーリエ級数によって次のように表すことができます。



ループ利得の減衰

フィードバックのない電源の単純化した制御図(図1)はコントローラのフィルタ利得、出力インピーダンス、および入出力信号で構成されます。ラインおよび負荷ステップは入力として表現されます(ILOAD(s)とVIN(s))。

図1. フィードバックのない単純化した電源制御図。</
図1. フィードバックのない単純化した電源制御図。



GVIN(s)はコントローラのフィルタ利得であり、入力から出力への小信号利得です。例えば、フィードバックのない降圧コンバータは次に示す入力から出力へのフィルタ利得を持っています。



ZOUT(s)は出力インピーダンスです。降圧コンバータの場合、出力インピーダンスは次の式で表されます。



入力電圧または負荷電流の外乱は出力に伝播してゆき出力電圧にじかに影響を与えます。例えば、VIN = 12Vで50%に強制されたデューティサイクルで動作している降圧コンバータの出力電圧は6Vとなります。入力電圧に2Vのステップ変化があると、出力電圧は1Vのステップ変化をします。図2はフィードバックを加えた場合の制御ループを示しています。この例では出力は設定されたリファレンス値のVREFにレギュレートされ、入力電圧と出力電流変化に鈍感になります。

図2. フィードバックがある場合の単純化した電源制御図。
図2. フィードバックがある場合の単純化した電源制御図。

この場合、出力電圧は次のようになります。



フィードバックを加えると、外乱による出力では、入力電圧および負荷電流の変動による影響は(1 + GFB × GC(s))の項だけ減衰することが分かります。項GFBはフィードバック分圧利得で、GC(s)はコントローラ利得です。後者にはパワーフィルタ、エラーアンプ、およびその他のコントロールループ内の利得要素が含まれています。項GFB × GC(s)はループ利得と呼ばれています。フィードバック経路に信号を注入することによって、GFB × GC(s)の利得と位相のボード線図を作ることができ、それによってVINとILOADの外乱によってコントローラが出力でどのくらいの大きさの減衰を与えるかが分かります。特に重要なのが、GFB × GC(s) = 1となるクロスオーバ周波数のfC、およびその周波数での位相シフトです。位相マージン(180°とfCでの位相シフトとの差)が0°に近づくにつれて、過渡応答に望ましくない影響が現れます。クロスオーバ周波数を超えると、ループ利得は1より小さくなり、ラインおよび負荷トランジェントの減衰は電源にはフィードバックがかかっていない場合と同じになります。

時間領域から周波数領域への変換

クロスオーバでループ利得が1個だけポールを持つ(即ち、ループ利得の他のすべてのポールとゼロがクロスオーバからずっと離れており、無視することができる)ならば、ループ利得は次の式で表されます。


図3は単一ポールの応答を示しており、これは利得が-20dB/decadeで減衰し、位相シフトが90°で利得1とクロスします。

図3. 単一ポールのループ利得のボード線図。
図3. 単一ポールのループ利得のボード線図。

単一ポールの応答では周波数と共にループ利得が減衰しますが、これはトランジェントの外乱成分の減衰と同じです。に周波数領域のステップ関数1/sを乗算して逆ラプラス変換すると、時間領域の応答が得られます。このループ利得を持つコントローラに負荷ステップ応答(ΔILOAD)が加わると、時間領域では指数関数的な応答が得られます。最初のドロップはΔV = ILOAD(s) × ZOUT(s)となり、その回復はVFINAL = ΔV × (1 - e-t/τ)の形となります。VFINALは負荷ステップが印加される前のVOUTのDC値です。時定数(τ = 1/(2πfC)の時間が経過すると、出力電圧は初期ドロップ(ΔV)から63%回復します。

電源の入力側のラインステップはフィルタ利得のGVIN(s)に入力電圧ステップVIN(s)を乗じた値だけ出力電圧を持ち上げます。この結果は負荷ステップの場合と同じになります。つまり、時定数(τ = 1/(2π x fC)の時間で、出力電圧は初期偏移から63%回復します。

単一ポールのループは90°の位相マージンを持つことになり、クロスオーバ周波数ではループ利得にとって安全な方法です。これとは対照的に、クロスオーバ周波数付近に複数のポールがある場合にはループ利得はその影響を受けて、90°を下回る位相マージンとなります。このため、時間領域のステップ応答はオーバシュートを示し、位相マージンが0°に近づくにつれてリンギングが生じるようになります。オープンループ利得の大きさがクロスオーバで1になることを認識すると、これを理解することができます。位相マージンが90°未満に低下するにつれて、ループ利得の実数部が負になります。位相マージンがさらに減少すると、虚数部よりも「実数」部の方がさらに負になります。このことによって、閉ループ利得の分母の大きさが1未満になり、クロスオーバに近い周波数成分で利得を持つことになります。

位相マージンが小さくなった場合に、ステップ応答に何が起こるかは2ポールのオープンループ利得は良い実例になります。例えば、DC利得が60dBのループを設計して、クロスオーバで2つの実ポールを持つとします。これは次の式で表すことができます。



この閉ループ利得は次の式になります。

ユニティゲインクロスオーバはω1とω2の間の周波数で起こります。同じクロスオーバ周波数を維持したままで、ω1とω2を調整して位相マージンを変えることができます。MATLABの"step()"コマンド(step(1/(1+GFB × GC(s))を実行した結果、図4に示すように、さまざまな位相マージンに対するさまざまな過渡応答のグラフが示されています。

図4. 位相マージンを変化させた閉ループ利得に対するMATLAB step()コマンド。
図4. 位相マージンを変化させた閉ループ利得に対するMATLAB step()コマンド。

図4にはコントローラの応答と位相マージンを小さくした場合のオーバシュートおよびリンギングが示されています。位相マージンがゼロ近くに減少すると、ついには完全な発振が起こります。この方法の利点は、位相が90°未満に減少するにつれて応答時間が短くなることです。位相マージンが72°あたりでは0%のオーバシュートで回復時間は最速となります。

ラインおよび負荷トランジェントの生成

電源のラインおよび負荷過渡応答の生成はライン電圧と負荷電流に比較的高速のステップを生成する方法で行い、それはコントローラの帯域幅に比べて最高に真のステップ関数を近似しなければなりません。このためにはレイアウトと部品の選択に特別な注意を必要とします。PCBのトレースと部品の寄生インダクタンス、抵抗、および容量は、大きいスイッチされた電流を持つ十分に速いステップ応答を生成する場合に必要とするスルーレートを制限する働きをします。

ラインおよび負荷ステップの最小立上り時間はコントローラのループ帯域幅によって決まります。IMHzのコントローラはスイッチング周波数の1/2、即ち500kHz未満のループ帯域幅を持ちます。したがって、コントローラの応答を調べる場合、コントローラの応答を完全に試験するために必要なステップの立上り時間は最低fSW/2の周波数成分を注入するために十分に高速でなければなりません。これはトランジェントのフーリエ成分に関係付けることができます。それはトランジェントのスルーレートはステップの最高周波数成分によって設定されるからです。正弦波(A × sin(ω))の最大スルーレートはその微分値の最大値に等しくなります。つまり単純に(SLEW RATEMAX = A × ω)です。この結果、1/(π × fSW)が最小の立上り時間となります。

立上り時間と電圧または電流ステップが分かると、寄生インダクタンス、抵抗、および容量によるステップに及ぼす影響の程度を推定することができます。例えば、出力に200nsで10Aステップを印加する必要があるとします。出力コンデンサと負荷の間に100nHのインダクタンスがあるとすると(負荷のスイッチングによる遅延は無視して)、達成可能な最高速の立上り時間は555nsになります。明らかに寄生インダクタンスが重要です。他方、同じ出力に10µsで10Aのステップを生成する必要があれば、インダクタンスによる制限は全立上り時間の5%を占めるに過ぎません。

ライントランジェントの生成

高速のライントランジェントは2つのDC電源の間でスイッチングする2つの低RDS(ON)のnチャネルMOSFETを使って生成することができます。この構成は図5に示されているように設定されています。時間Aの間、Q1は電源入力を5V電源に接続し、他方Q2は入力を3V電源から切断します。時間Bの間、Q1は5V電源を切断しQ2は入力を3V電源に接続します。Q2のソースを3V電源に接続し、他方Q1のドレインは5V電源に接続することに注意してください。この幾分普通でない接続によってMOSFETのボディダイオードの望ましくない導通を防ぐことができます。Q1とQ2のゲート駆動の(VGS)はスイッチを完全にオンにするために、ドレインとソース間の電圧(VDS)よりもスレッショルド電圧だけ大きくなければなりません。5Vより低いシステムを処理する場合は十分なゲート駆動はファンクションジェネレータまたはMOSFETドライバから容易に得られますが、高電圧入力の場合には問題となる場合があります。例えばMAX4428は18Vのゲート駆動で1.5Aをソースまたはシンク可能で2つのFETを逆相で駆動する相補出力を備えています。

CINが電源入力にじかに必要としない場合は、入力コンデンサのCINは除去可能であり、図5に示すCBPが電源の入力コンデンサとなります。CINが大きく、しかも高速の立上り時間が入力に必要な場合は、これは有効です。

寄生成分

寄生インダクタンス、抵抗、および容量がシミュレートするステップ関数のクリーンな波形を制限します。図5はラインの過渡ステップを生成する場合に存在する重要な寄生成分を示しています。必要とする大電流をソースまたはシンクするためには、PCB、MOSFETおよびコンデンサの直列の抵抗およびインダクタンスは最小化しなければなりません。回路の容量が大きく抵抗が小さいと、ステップ応答は不足制動になります。この結果、図5の両MOSFETの接続部および電源入力にインダクタンスと容量によるリンギング(共振)が起こります。インダクタンスはゼロにすることはできませんが、シミュレートするステップ関数の立上りおよび立下り時間に比べて無視し得るほどに共振周波数が高くなるまで、小さくすることができます。

図5. 寄生成分を備えたラインのトランジェントの回路図
図5. 寄生成分を備えたラインのトランジェントの回路図

電源バイパス

入力コンデンサのCINが十分に大きくないか、またはノイズおよび/またはレイアウトの関係からCINをじかに電源入力に配置しなければならない場合、ラインの電圧ステップはCINの両端間に生成されなければなりません。このような場合、時間Δtで電圧をΔVだけ上昇させるようにCINに電流をソースまたはシンクしなければなりません。この場合、バイパスコンデンサのCBPはCINよりもずっと大きく、かつRESRの小さいセラミックコンデンサでなければなりません。このことによってCINの充電または放電に要する電流でRESR_の両端間の電圧降下が最小となることが保証されます。セラミックバイパスコンデンサを使用しても、高速の立上り時間を扱う場合やCINが大量の電流が必要な場合はインダクタンス(LESL)はなお、問題を持っています。わずか数nHのインダクタンスでさえ、ある程度のCINの電圧ステップに必要な電流の立上り時間が制限されます。例えばΔVが1VでCINが100µFとすると、1µsでその電圧ステップを得るためには電源はCINに100Aを供給しなければなりません。CBPとCINの間に100nHの寄生インダクタンスがある場合、CINの電圧を1Vだけ上昇させるためには、2µsかかります。さらにインダクタンスが大きくなると、オーバシュートが過度となり、ラインのトランジェントが所望の真のステップ関数を表すことができなくなります。インダクタンスは小さい値のセラミックコンデンサを並列接続して減少させることができます。複数のコンデンサのRESRとLESLが並列に接続されると、総合の等価インピーダンスが小さくなります。MOSFETのドレインとバイパスコンデンサの距離もまた最短化しなければなりません。1オンス銅のPCBトレースは2mm幅のトレースでは25mΩ/cmと4.75nH/cm程度です。バイパスコンデンサとMOSFETのドレインの間のインダクタンスと抵抗を小さくするためには短くて広いトレースとしなければなりません。

MOSFET

MOSFETを選択する場合はオン抵抗(RDS_ON)、パッケージサイズ、およびゲート容量を優先して考えます。RDS_ONはPCBの抵抗とバイパスコンデンサと同じ理由で重要です。抵抗が大きくなると入力コンデンサのCINへソースまたはシンク可能な電流が制限されて、スイッチング電源のパルス状の電流によって過剰な電圧リップルを生じます。RDS_ONはコンデンサの充電および放電経路に存在する抵抗の主要要素であるため、最低のRDS_ONを持つMOSFETを見つけることが特に重要です。さらに、MOSFETの直列インダクタンスは、電源と直列に存在する総合インダクタンスを削減するための対象となるもう1つの領域です。これにはドレインとソース間のインダクタンスおよび内部の接続ワイヤとリードのインダクタンスが含まれます。

MOSFETのオン抵抗が非常に小さい場合は、通常、ゲート容量(CGS)が大きくなります。上述したように、MAX4428などのMOSFETドライバは大きいMOSFETの数nFのゲート容量をも駆動することができます。インダクタンスと抵抗を小さくしてCGSを充電または放電するためにソースまたはシンクしなければならない大電流を可能とするために、MOSFETドライバとゲート間のトレース長は短く広くしなければなりません。コンデンサの充電と放電経路のインダクタンスと抵抗を小さくすることができた後は、MOSFETは電源入力コンデンサに、または可能ならば電源入力にじかに接続しなければなりません。後者の場合、電源のバイパスコンデンサは入力コンデンサにもなります。いずれの場合も、MOSFETとCIN、またはMOSFETと電源入力の接続はPCBの寄生インダクタンスと抵抗を最小化するために可能な限り短くしなければなりません。

負荷トランジェントの生成

電源出力で負荷ステップを生成する良い方法は負荷要素としてnチャネルMOSFETを使用することです(3極管領域で使用)。この構成では電源の出力はMOSFETのドレインに接続しMOSFETのソースはGNDに接続します。電源の負荷はゲートとソース間の電圧VGSをステップ変化させて調整されます。VGSがMOSFETのスレッショルド電圧VTよりも大きく、かつドレインとソース間電圧VOUTよりも大きい限り、VGSを調整するとMOSFETのRDS_ON、したがって負荷電流が変化します。電流ステップを検出するために、余分なインダクタンスが加わることを避けるために低インダクタンスの検出抵抗を負荷電流経路と直列に接続しなければなりません。このインダクタンスによって電流ステップの立上り時間が制限され、ドレインとソース間容量のCDSと寄生トレースインダクタンスのLPARAの間にリンギングが生じます。この構成では検出抵抗は負荷の一部となります。さらに、MOSFETは試験を行う電源の出力コンデンサCOUTの両端間にじかに配置しなければなりません。小さいMOSFETまたはMOSFETを並列に使用すると、さらに寄生インダクタンスLPARAを減少させることができます。

MOSFETゲートとパルスジェネレータまたはMOSFETドライバとの接続はトレースインダクタンスおよび抵抗RGとLGを最小化するために短く幅広くしなければなりません。図6は寄生成分が加わった場合の負荷トランジェント用の回路を示しています。

図6. 寄生要素を示した負荷トランジェント試験
図6. 寄生要素を示した負荷トランジェント試験

実例

負荷トランジェント

図7、8、および9はMAX1960電圧モード降圧コントローラおよびMAX1960の評価キット(MAX1960EVKITをjapan.maximintegrated.comから参照してください)の回路を用いた0~10Aの負荷トランジェントを示しています。クロスオーバを超える周波数で利得を下げるために高周波ポールがCOMPに加えられています。このポールが低すぎると、位相マージンが少なくなります。図7はオープンループのクロスオーバ周波数が42kHzで位相マージンが許容することができない2°となる応答を示しています。負荷ステップの応答では電源は連続発振に入っています。ポールの周波数は高くなるにつれて、位相マージンが増加します。図8に示すように位相マージンが11°で発振は制動されます。位相マージンが90°になる(図9)になると、出力応答は指数関数、単一ポールの応答になります。

図7. オープンループのクロスオーバ周波数が42kHzで位相マージンが許容することができない2°の応答を示すループ応答。
図7. オープンループのクロスオーバ周波数が42kHzで位相マージンが許容することができない2°の応答を示すループ応答。

図8. 位相マージンが11°の応答は制動された発振を示しています。
図8. 位相マージンが11°の応答は制動された発振を示しています。

図9. 90°の位相マージンのループ応答は指数関数の単一ポールの応答となります。
図9. 90°の位相マージンのループ応答は指数関数の単一ポールの応答となります。

負荷トランジェントは65mΩのオン抵抗のIRLR024N、nチャネルMOSFETを1個使用して生成されました。そのMOSFETはOUTPUTコンデンサの1つ上にじかに、37.5mΩの低インダクタンスの検出抵抗はソースとGND間に配置されました。ゲートにはHP8112パルス発生器から0~4Vのステップがじかに印加されました。200nsで0から10Aのステップ応答が実質的にオーバシュートなく生成されました。

図10. 図9と同じ回路のライン過渡応答
図10. 図9と同じ回路のライン過渡応答

図10は図9の図を得たのと同じ回路によるライン過渡応答を示しています。ここで、入力電圧は3.3Vから5Vのステップ変化をしています。9mΩのnチャネルMOSFETスイッチのIRF3704を2個用いて、図5に示す接続によって3.3Vと5Vの間で切り替わっています。各スイッチはMAX1960の入力と2つの並列接続した470µFの三洋POSCAP (6TPB470M)の間に置かれました。ラインステップをシミュレートするために250mVのオーバシュートを持つ立上り時間400nsが得られました。


次のステップ
EE-Mail EE-Mail配信の登録申し込みをして、興味のある分野の最新ドキュメントに関する自動通知を受け取る。
© , Maxim Integrated Products, Inc.
このウェブサイトのコンテンツは米国および各国の著作権法によって保護されています。コンテンツの複製を希望される場合は お問い合わせください。.
APP 3443:
アプリケーションノート 3443,AN3443, AN 3443, APP3443, Appnote3443, Appnote 3443