アプリケーションノート 3268

DS75 2線式通信のSDAホールドタイムの解説


要約: DS75の2線式タイミング仕様は、I²Cと異なります。このアプリケーションノートでは、その違いを詳しく解説します。SDAは、DS75によって内部的に保持されません。SCLの立下りエッジ完了後まで、SDAを保持するのはバスマスタの責任です。

はじめに

このアプリケーションノートでは、DS75通信タイミングとI²C仕様の違いを詳しく解説します。I²C仕様では、SCLおよびSDAラインは同時に遷移することが許容されています。なぜならば、SDAはスレーブデバイスによって少なくとも300ns間、内部的に遅延するからです。DS75は、SCLを考慮してSDA信号を遅延しないので、したがって、STARTまたはSTOP動作の誤った生成を防ぐために、SCLがロジックローに完全に遷移するまで、SDAはマスターによって適切なロジック状態に保持されなければなりません。

適切なタイミング

DS75のSDAラインは、SCLを考慮する内部遅延を持っていません。この理由により、SDAのロジックレベルは、データを書き込む場合には、SCLがロジックローに遷移が完了するまで、DS75の外部で保持されなければなりません。2線式バス上にロジック「1」を書く場合には、SDAの遷移が保証されたロジックハイスレッショルドVIH (0.7 × VDD最小値)以下になる前に、SCLは保証されたロジックロースレッショルドVIL (0.3 × VDD最大値)に到達しなければなりません。ロジック「0」を書く場合には、SDAの遷移がVIL以上になる前に、SCLはVILに到達しなければなりません。START条件を生成する場合には、SCLの遷移がVIH以下になる前に、SDAはVILに到達しなければなりません。STOP条件を生成する場合には、SCLの遷移がVIH以下になる前に、SDAはVIHに到達しなければなりません。VILおよび VIHの両方のレベルとも、各デバイスで量産テストが行われています。これは、デバイスの製造許容誤差を含む、全電圧および全温度範囲において、このタイミングを使った正常な動作を保証します。

図 1.
図 1.

図 2.
図 2.

まとめ

DS75タイミングとI²C仕様には違いがあります。DS75は、SCLを考慮したSDAの内部遅延がありません。したがって、システムのホストは、SCLの立下りエッジの間は、START条件と解釈されるロジック「1」、および、STOP条件と解釈されるロジック「0」を防止するためにSDA (のロジックレベル)を維持することが要求されます。