アプリケーションノート 2722

DS2156 Utopia IIバスとマキシム製デモキットとのインタフェース


要約: このアプリケーションノートでは、マキシム製DS2156DK開発キット上のDS2156 Utopia IIバスインタフェースを、デモキットのマザーボード、すなわちDK101またはDK2000のいずれかと組み合わせて使用する方法について説明します。

DK101は、マキシムのテレコム用ICを評価するための低コストのデモキットマザーボードです。評価対象のICは、DK101のコネクタにプラグインするよう設計された専用のドータカードにマウントします。DK101は、マイクロプロセッサ、FlashおよびSRAMベースのプログラムメモリ、各種の発振器とサポートロジック、およびホストPCとのRS-232インタフェースを提供します。高性能版のデモキットマザーボード(DK2000)には、マキシム製のテレコム用ドータカードを完全に評価するために必要となるサポートロジックがすべて含まれています。DK2000は、各種のテレコム製品に対するプロセッサインタフェースを提供することによって、試作と開発を可能にします。MPC8260、64MBのRAM、最大1MBのL2キャッシュ、各2MB x 2バンクのFlash、高速イーサネット、およびRS-232を組み込んだDK2000は、強力にして柔軟です。

はじめに

DS2156は、TDMまたはUTOPIA IIバスインタフェースのいずれかにユーザ設定可能です。UTOPIA IIインタフェースには、以下のような特徴があります。
  • 64kbpsの倍数のビットレートを持つフルまたはフラクショナルDS1/E1
  • クリアチャネルE1
  • DS1およびE1上でのATMに関するATMフォーラム仕様に準拠
  • ATMレイヤに対する標準UTOPIA IIインタフェース
  • 設定変更可能なUTOPIAアドレス次のいずれかの形でDS1/E1ストリームの受け取りが可能な物理層インタフェース
    • クロック、データ、およびフレームオーバヘッドの指示
    • データ位置のギャップクロック
  • 診断ループバック
  • 深さ2、3、または4セルに設定可能な送信FIFO
  • オプショナルなシングルビットHEC誤り挿入
  • プログラマブルなセル同期喪失(loss-of-cell delineation:LCD)統合とオプショナルな割込
  • 受信方向のFIFOオーバラン割込
DK101は、マキシムのテレコムICを評価するための、低コストのデモキットマザーボードです。評価対象のICは、DK101のコネクタにプラグインするよう設計された専用のドータカードにマウントします。DK101は、マイクロプロセッサ、FlashおよびSRAMベースのプログラムメモリ、各種の発振器とサポートロジック、およびホストPCとのRS-232インタフェースを提供します。プロセッサ上で動作する汎用ファームウェアが、PCベースのデモソフトウェアのためにドータカードの読み書きを実行します。

高性能版のデモキットマザーボード(DK2000)には、マキシム製のテレコム用ドータカードを完全に評価するために必要となるサポートロジックがすべて含まれています。DK2000は、各種のテレコム製品に対するプロセッサインタフェースを提供することによって、試作と開発を可能にします。MPC8260、64MBのRAM、最大1MBのL2キャッシュ、各2MB×2バンクのFlash、Fast Ethernet、およびRS-232を組み込んだDK2000は、強力にして柔軟です。DK2000は、最大4枚のドータカードのそれぞれについて、3つの50ピン高密度ドータカードコネクタの形で、プロセッサバスインタフェース、TDM、およびUTOPIAインタフェースを提供します。

DS2156 UTOPIAのハードウェア

DS2156は、ユーザ選択可能なTDMまたはUTOPIAバックプレーンを備えています。UTOPIA IIバックプレーンを有効化している場合、クロック、同期、データなどの基本的TDM信号を送信および受信方向で利用することができます。

ATMアプリケーション内では、TUSELピンを通してUTOPIA IIバスインタフェースを有効にします。TUSELがローのときは、TDMバックプレーンが有効になっており、TUSELピンがハイにセットされると、UTOPIA IIバックプレーンが有効化されます。UTOPIA IIバスインタフェースに割り当てられた各ピンについて説明します。

UR-ADDR0~UR-ADDR4、受信UTOPIAアドレス(入力):この5bitのUTOPIAアドレスバスは、適切なUTOPIAポートを選択するためにATMレイヤからドライブされます。RX_UTOP_ADDR4がMSB、RX_UTOP_ADDR0がLSBです。

アクティブローUR-ENB、受信UTOPIAイネーブル(入力):ATMレイヤによってアサートされ、次のサイクルの終わりにUR-DATAxとUR-SOCがサンプリングされることを示す、アクティブローの信号です。

UR-SOC、受信UTOPIAセル先頭位置(出力):このアクティブハイの信号は、UR-DATAxにセルの最初の有効なバイトが入っているときDS2156によってアサートされ、/UR-ENB\がアサートされた後のサイクルで、セルの転送が進行中のときにのみイネーブルされます。

UR-DATA0~UR-DATA7、受信UTOPIAデータバス(出力):このバイト幅のデータバスは、ATMレイヤがUTOPIAポートの1つをセル転送用に選択すると、それに応じてDS2156によってドライブされます。このバスはトライステート対応であり、/UR-ENB\がアサートされた後のサイクルで、ポートのセル転送が進行中のときにのみイネーブルされます。UR-DATA7がMSB、UR-DATA0がLSBです。

UR-CLAV、受信UTOPIAセルアベイラブル(出力):アクティブハイのUR-CLAV信号は、ポーリング対象のポートからATMレイヤに転送可能な完全なセルが用意されている場合にアサートされます。UR-ADDRxがUTOPIAのポートアドレスのいずれにも該当しない場合、この信号は後述の制御線を使ってチップレベルでトライステート化されます。UR-CLAV0は1CLAVによる多重化ポーリングモードおよびダイレクトステータスモードでドライブされます。

UR-CLK、受信UTOPIAクロック(入力):受信UTOPIAのバスクロックです。

UT-ADDR0~UT-ADDR4、送信UTOPIAアドレス(入力):この5bit幅のバスは、適切なUTOPIAポートのポーリングと選択を行うために、ATMレイヤによってドライブされます。UT-ADDR4がMSB、UT-ADDR0がLSBです。

アクティブローUT-ENB、送信UTOPIAイネーブル(入力):UT-DATAxに有効なセルデータが格納されているサイクルに、ATMレイヤによってアサートされる、アクティブローのイネーブル信号です。

UT-SOC、送信UTOPIAセル先頭位置(入力):UT-DATAxにセルの最初の有効なバイトが格納されているときATMレイヤによってアサートされるアクティブハイの信号です。

UT-DATA0~UT-DATA7、送信UTOPIAデータバス(入力):選択されているポートの1つに対する、ATMレイヤからドライブされるバイト幅の真のデータです。UT-DATA7がMSB、UT-DATA0がLSBです。

UT-CLAV、送信UTOPIAセルアベイラブル(出力):アクティブハイのUT-CLAV信号は、ATMレイヤからポーリング対象のポートへの完全なセルを1つ格納可能なセルスペースが存在する場合に、DS2156によってアサートされます。UT-ADDRxがUTOPIAのポートアドレスのいずれにも該当しない場合、後述の制御線を使ってチップレベルでこの信号をトライステート化します。UT-CLAV0は1CLAVによる多重化ポーリングモードおよびダイレクトステータスモードでドライブされます。

UT-2CLAV、送信UTOPIA 2セルアベイラブル(出力):このアクティブハイの信号は、トランスミッタが2つのセルを収容可能であることを示すために、DS2156によってアサートされます。UT-2CLAV0は1CLAVによる多重化モードおよびポート0に対するダイレクトステータスモードでドライブされます。この信号のタイミングは、UT-CLAVの場合と同様です。このバスはトライステート非対応です。

UT-UTDO、UTOPIA送信データ出力(出力):送信フォーマッタより前にデータにアクセスします。TCLKの立上りエッジで更新されます。この出力は通常TDATAに接続されます。

UT-CLK、送信UTOPIAクロック(入力):送信UTOPIAのバスクロックです。

UTPOIA—バックプレーンインタフェース

DS2156のUTOPIAインタフェースは、ATMフォーラム仕様af-phy-0016.000およびaf-phy-0064.000に従って送信ATMセルをDS1/E1フレームにマッピングし、同様のマッピングでそれらを受信します。受信側では、ATMセル境界の検出に使用されるセル線引き(cell delineation)メカニズムがITU-T I.432に従って実施されます。ATMレイヤとシステム側という2つの用語は同じ意味に使われており、DS2156のUTOPIA IIインタフェースを指します。

UTPOIA—送信動作

DS2156のATMレイヤへのインタフェースは、ATMフォーラムのUTOPIA Level 2仕様に完全準拠しています。ダイレクトステータスとモードと1CLAVによる多重化モードの両方がサポートされています。DS2156は、0から31の範囲で任意のアドレスをUTOPIAポートアドレスとして使用するように設定可能であり、セルレートデカップリング用に4セルのバッファを備えています。

送信FIFOの深さは、2、3、または4セルに設定可能です。ポートのポーリングが行われ、セルスペースが利用可能なとき、DS2156はそのポートについてセルアベイラブル信号を生成します。さらに、DS2156は各ポートについて2セル分のスペースが利用可能か否かの指示を生成します。DS2156は、UT-SOC(送信UTOPIAセル先頭位置)を使ってセルの最初のバイトを検出します。セル転送中に余計なUT-SOCが発生した場合、DS2156は最新のUT-SOCで位置合わせを行い、FIFO内の部分的なセルは無視します。

UTPOIA—受信動作

DS2156の受信インタフェースは、ATMフォーラムのUTOPIA Level 2仕様に完全準拠しています。DS2156は、0~7、8~15、16~23、および24~32のアドレス範囲のいずれか1つを、UTOPIAポートアドレスとして使用するように設定可能です。ダイレクトステータスポーリングの場合、アドレス範囲は0~3、8~11、16~19、および24~27のいずれかにすることができます。

受信FIFOが空でない場合、セルアベイラブル信号がアサートされます。ポートからセルが転送された後、セル転送完了から1クロックサイクル後の受信FIFOの充填レベルに基づいて外部セルアベイラブル信号が更新されます。このクロックサイクル中、そのポートのセルアベイラブル指示は非アサート状態に保たれます。内部のセルポインタを更新するため、DS2156は同じUTOPIAポートからの2つのセル転送の間に最小でも1クロックのレイテンシを必要とします。

Adtech AX/4000と接続する場合のDS2156DKのI/Oピン対応表

表1に、DS2156DKをAdtech AX/4000ブロードバンドテストシステムに接続して、DS2156のUTOPIA IIバスをテストする方法を示します。

表1 Adtech AX/4000との接続のためのI/Oピン対応表
Adtech Tx Pin Numbers Adtech Tx Pin Names DS2156DK Pin Names Adtech Rx Pin Numbers Adtech Rx Pin Names DS2156DK Pin Names
1 TXDATA_0 TNEGI 1 RXDATA_0 RLINK
2 TXDATA_1 TCLKI 2 RXDATA_1 RLCLK
3 TXDATA_2 TCLKO 3 RXDATA_2 RPOSI
4 TXDATA_3 TNEGO 4 RXDATA_3 RNEGI
6 TXDATA_4 TPOSO 6 RXDATA_4 RCLKI
7 TXDATA_5 TSER 7 RXDATA_5 RCLKO
8 TXDATA_6 TSIG 8 RXDATA_6 RNEGO
9 TXDATA_7 TSYSCLK 9 RXDATA_7 RPOSO
5, 10, 20, 25, 30 GND GND 5, 10, 20, 40, 45 GND GND
22 TXSOC UOP0 22 RXSOC RCHBLK
23 TXADDR0 UOP3 37 RXADDR0 RCHCLK
24 TXADDR1 TCHBLK 38 RXADDR1 RSIGF
26 TXADDR2 TLCLK 39 RXADDR2 RSIG
27 TXADDR3 TLINK 41 RXADDR3 RMSYNC
28 TXADDR4 TPOSI 42 RXADDR4 RFSYNC
29 TXCLAV0 LIUC 43 RXCLAV0 RSER
34 TXENABLE UOP1 48 RXENB BPCLK
36 UT_CLK TSSYNC 49 UR_CLK TCHCLK

DS2156を使用したUTPOIA IIの設定

表2に示すレジスタ設定によって、DS2156のドータカードがUTOPIA II、単一CLAV、8bitモード、PHYポート0に設定されます。UTOPIA IIバスの接続は、DS2156DK上のヘッダJ1 (Tx)およびヘッダJ2 (Rx)によって提供されます。

レジスタの設定後は、MSTREG.URSTビットをトグルしてUTOPIA IIコアをリセットする必要があります。

表2 UTOPIA IIのセットアップ、ドータカードCPLDのためのレジスタ設定
Name Value Name Value
SWITCH 1 0x0F SWITCH 4 0x0F
SWITCH 2 0x03 LEVELS 0x07
SWITCH 3 0x0F


表3に、DS2156をE1モード動作に設定するためのレジスタ設定を示します。

表3 UTOPIA IIのセットアップ、E1構成のためのレジスタ設定
Name Value Name Value
MSTREG 0x02 LBCR 0x00
E1RCR1 0x68 TAF 0x9B
E1RCR2 0x00 TNAF 0xC0
E1TCR1 0x15 LIC1 0x11
E1TCR2 0x00 LIC2 0x90
CCR1 0x00 LIC3 0x00
CCR4 0x00 LIC4 0x00
IOCR1 0x00
IOCR2 0x00

表4に、DS2156をUTOPIA II用に設定するためのレジスタ設定を示します。

表4 UTOPIA IIのセットアップ、UTOPIA II構成のためのレジスタ設定
Name Value Name Value
U_TCFR 0x01 U_RCR2 0x0
U_tCR1 0x05 U_TIUPB 0x0
U_TCR2 0x00 PCPR 0x22
U_RCFR 0x01 PCDR1-4 0x0
U_RCR1 0x01

UTPOIA IIのセットアップ:Adtech AX/4000によるDS2156DKの設定

DS2156DKをAdtech AX/4000と接続した場合は、Adtech AX/4000ソフトウェアを実行しているコンピュータ上で、UTOPIA Level IIセットアップインタフェースを使ってUTOPIA IIの設定を変更することができます。

図1に、Adtech AX/4000ソフトウェアを使用してUTOPIA IIの設定を行う際に表示される画面を示します。

図1 Adtech AX/4000のソフトウェアインタフェース
図1 Adtech AX/4000のソフトウェアインタフェース

UTOPIA IIの設定を変更する場合、ユーザは図2に示すインタフェースを使用することになります。

図2 Adtech AX/4000のUTOPIA II用ソフトウェアインタフェース
図2 Adtech AX/4000のUTOPIA II用ソフトウェアインタフェース

SetupボタンをクリックすることによってUTOPIA IIセットアップダイアログボックスが表示され、そこから以下のような機能にアクセスすることができます。図3にGeneral(全般)モードを示します。

図3 Adtech AX/4000のUTOPIA IIセットアップ全般モードのソフトウェアインタフェース
図3 Adtech AX/4000のUTOPIA IIセットアップ全般モードのソフトウェアインタフェース

受信および送信の設定を変更するために、このソフトウェアインタフェース上にRx SetupとTx Setupが用意されています。図4および図5に、受信と送信それぞれのソフトウェアインタフェースを示します。

図4 Adtech AX/4000のUTOPIA IIセットアップ受信モードのソフトウェアインタフェース
図4 Adtech AX/4000のUTOPIA IIセットアップ受信モードのソフトウェアインタフェース

図5 Adtech AX/4000のUTOPIA IIセットアップ送信モードのソフトウェアインタフェース
図5 Adtech AX/4000のUTOPIA IIセットアップ送信モードのソフトウェアインタフェース

DK2000

DK2000開発プラットフォームは、2つのバンクに分けられた4MBのflashメモリを備えています。各バンクは512k×32で構成されており、容易に取り外して外部でプログラミングを行えるよう、4つのAtmel AT49LV040デバイスはソケットにマウントされています。ジャンパを使用して、2つのflashバンクのいずれかをブートROMとして設定することができます。flashバンクの制御は、MPC8260のチップセレクト0および1によって行います。各バンクに対するチップセレクトの割当ては、ジャンパ設定による選択が可能です。それぞれのFLASHデバイスがどちらのバイトレーンに付加されているかは、基板上のシルク印刷で明示されています。

デバッグと開発のニーズを満たすために、DK2000プラットフォームは2つのデバッグ用コネクタを提供しています。コネクタP9は、Motorolaによって定義されているMPC8260への標準的JTAG/COPインタフェースになっています。コネクタP20は、WindRiverによって定義されているVision Probe/Vision ICEコネクタです。

Vision ICEポートまたはJTAG/COPポートを使用して、オンボードのSRAMまたはFLASHにユーザソフトウェアをダウンロードすることが可能です。FLASHプログラミングを選ぶ場合、FLASHのバンク0にはデフォルトのファームウェアが格納されているため、FLASHバンク1の使用を推奨します。

MPC8260のI/Oピン割当て

MPC8260は120個のI/Oピンを提供しており、特定用途または汎用I/Oとしての設定ができますです。DK2000開発プラットフォームでは、できる限り多くのI/O機能を利用しています。

DS2156DKドータカードをDK2000に接続するには、単にDS2156DKドータカードをDK2000のドータカードコネクタの1つに挿入します。ドータカードには、コネクタを2つ備えたものと3つ備えたものがあります。オプショナルな第3のコネクタは、高度な機能(UTOPIAバス、POS-PHYバスなど)のためのものです。DK2000は、2コネクタ型と3コネクタ型の両方のドータカードと互換性があり、第3のコネクタ上で利用可能な高度な機能をサポートしています。ドータカードは活線挿抜に対応していないことに注意してください。DK2000プラットフォームへのドータカードの接続は、電源を切った状態でのみ行ってください。表5に、UTOPIAで使用するMPC8260プロセッサのピン配列と、ドータカードコネクタ経由でそれらに接続する方法を示します。

表5 UTOPIA用のI/Oピン配列
UTOPIA Function Signal Names on the Processor MPC8260 Pin Numbers on Daughter Card
TXENA PA31 16
TXCLAV0 PA30 23
TXSOC PA29 17
RXENA PA28 42
RXSOC PA27 43
RXCLAV0 PA26 49
TXD0 PA25 13, 17
TXD1 PA24 14
TXD2 PA23 11
TXD3 PA22 12
TXD4 PA21 9
TXD5 PA20 10
TX6 PA19 7
TXCLAV0 PA30 23
TXD7 PA18 8
RXD7 PA17 34
RXD6 PA16 33
RXD5 PA15 36
RXD4 PA14 35
RXD3 PA13 38
RXD2 PA12 37
RXD1 PA11 40
RXD0 PA10 39
TXCLK PC21 18
RXCLK PC20 44
TXADDR0 PC15 6
RXADDR0 PC14 32
TXADDR1 PC13 3
RXADDR1 PC12 29
TXADDR2/TXCLAV1 PC7 4, 24
RXADDR2/RXCLAV1 PC6 30, 50
RXADDR3/RXCLAV2 PD29 27, 47
TXADDR4/CLAV3 PD19 2, 22
RXADDR4, RXCLAV3 PA18 28, 28
RXPRTY PD17 41
TXADDR3/TXCLAV2 PD7 1, 21
TXPRTY ELPD (generated in logic) 15


その他の情報

UTOPIA/DS2156、DK101、またはDK2000に関するその他の情報については、当社Webサイト(japan.maximintegrated.com/telecom)をご覧いただくか、またはマキシムテレコムアプリケーションサポートチームまでお問い合わせください(英語のみの対応となります)。

次のステップ
EE-Mail EE-Mail配信の登録申し込みをして、興味のある分野の最新ドキュメントに関する自動通知を受け取る。
© , Maxim Integrated Products, Inc.
このウェブサイトのコンテンツは米国および各国の著作権法によって保護されています。コンテンツの複製を希望される場合は お問い合わせください。.
APP 2722:
アプリケーションノート 2722,AN2722, AN 2722, APP2722, Appnote2722, Appnote 2722