低ドロップアウト電圧のpFETリニアレギュレータ

pチャネルMOSFET (pFET)は、pnpトランジスタよりも高価格ですが、pnp回路でのベース駆動に伴う電力損失がありません。また軽負荷では、飽和電圧がより低くなります(図1)。現在市販されている低R_DS(ON)ロジックレベルのpチャネルパワーMOSFETでは、5.1Vのバッテリから5Vにレギュレートできます。


図1. pチャネルMOSFET (Q1)により、このリニアレギュレータはV_IN-V_OUTの差が100mV以下で動作可能です。

図2の回路でバッテリが4.6Vまで低下しても、この特性によって4個のバッテリから5V ±10%が得られます。低ドロップアウト電圧によって、低下中のバッテリ電圧に回路が｢追従｣することが可能となり、約4.6Vでレギュレーション外になります。この時の入出力差が0.1Vと低いことから、ほぼ100%の効率が実現できます。このIC1の出力精度(全温度範囲で±0.6%)は、2.5Vシステムでのリファレンスに適しています。


図2. 低出力電流では、これらのpチャネルMOSFETのソース-ドレイン間電圧(図1に示す回路のドロップアウト電圧)が大変低くなります。

IC2のピンプログラマブルなバイアス電流を用いると、回路全体の電流が50µA以下となる低電力モードが可能となります。このモードでは、RAMのバックアップやリアルタイムクロックなどの回路に5mAが供給されます。ハイパワーモードでは、レギュレータから1A供給されます。

100µFの出力コンデンサ(C1)は、1Aの最大負荷電流を供給するために必要な容量で、負荷が小さい場合は、コンデンサの容量を小さくすることができます。ただし、この回路のループ安定度は、1/2πR_ESRC1 > 14kHzとなる遅れ補償に依存します。ここで、R_ESRはC1の等価直列抵抗を示します。(C1に使用できるコンデンサのタイプを図1に示します。)

この回路を5V出力用(R1 = 100kΩ)として構成すると、合計7.5Vを発生する5つのセルからは500mA、合計6Vを発生する4つのセルからは1Aを供給することができます。また、3V用(R1 = 20kΩ)として構成すると、合計6Vを発生する4つのセルから500mA、合計4.5Vを発生する3つのセルから1Aを供給することができます。この入力電圧範囲は3V～15Vですが、Q1には全くヒートシンクがないため、MOSFETのパッケージの電力消費定格によって、入力電圧と出力電流がI_OUT × (V_IN - V_OUT) < 1.25Wに制限されます。