DS1647, DS1647P

非易失时钟RAM


点击查看特定型号的库存状况。

说明

DS1647为512k x 8非易失性静态RAM,包括一个完备的实时时钟,两者均以字节宽度格式访问。非易失性时间保持RAM功能等价于任何一款JEDEC标准的512k x 8 SRAM。该器件也能够轻松替代ROM、EPROM及EEPROM,提供读/写非易失性以及增加实时时钟功能。实时时钟信息占用8个最高端RAM地址。RTC寄存器包括年、月、日、星期、时、分、秒等数据,以24小时制、BCD编码格式表示。对于每月天数及闰年的修正是自动完成的。RTC时钟寄存器是双缓冲的,以避免在时钟更新循环期间可能引起的不正确数据存取。双缓冲系统也能阻止存取时间寄存器数据时所引起的时间损失。DS1647还包含自身电源失效电路,一旦VCC电源进入超出容差状态,则禁止访问该器件。该特性由于避免了错误的访问和更新周期,因而阻止了较低VCC引起的不可预测系统运行的数据丢失。
DS1647、DS1647P:原理框图 DS1647、DS1647P:原理框图 放大+

关键特性

  • 集成了NV SRAM、实时时钟、晶振、电源失效控制电路及锂电池
  • 时钟寄存器访问方式等同于静态RAM,这些寄存器占用8个高端RAM地址
  • 无电源供电时,可保持非易失性10年以上
  • BCD编码的世纪、年、月、日、星期、时、分、秒,同时具有自动闰年补偿至2100年
  • 电源失效写保护允许±10% VCC电源容差
  • DS1647 (DIP模块):
    • 标准JEDEC字节宽度128k x 8 RAM引脚
  • DS1647P (PowerCap模板):
    • 表面可贴装的封装形式,直接连接到包括电池和晶振的PowerCap模块
    • 电池可更换(PowerCap)
    • 电源失效输出
    • 引脚兼容于其它密度的DS164xP时间保持RAM

CAD Symbols and Footprints

  • DS1647-120
  • DS1647P-120
  • 型号   生产流程   工艺   样本量   不合格   FIT @ 25°C   FIT @ 55°C  

    备注: 通过技术手段对故障率进行汇总,并映射到相关的材料部件号。 故障率与被测件的数量密切相关。

    质量管理体系 >
    环境管理体系 >

     
    Status:
    Package:
    Temperature:

    相关资料


    MAX31341B
    低电流、实时时钟,具有I2C接口和电源管理

    • 延长电池寿命
    • 提供灵活的配置
    • 节省电路板面积

    MAX31342
    低电流、实时时钟,具有I2C接口

    • 延长电池寿命
    • 提供灵活的配置
    • 节省电路板面积