/
/
/
/
/
回到顶部
Maxim Confidential 
MyMaxim 订阅产品详情
主要特征
应用/用途
简化框图
技术文档
| 数据资料 | 12位、125Msps ADC，CMOS输出，适用于宽带系统 | Dec 01, 2004 | |
| 应用笔记 | 通过多个数据文件组合优化INL/DNL分析 | ||
| 应用笔记 | 逻辑分析仪内存不足? “拼”出解决之道! | ||
| 设计指南 | 有限带宽信号采样和混叠的数学分析 |
主要特征
- 125Msps转换速率
- fIN = 100MHz、转换速率125Msps时，SNR = 65dB
- fIN = 100MHz、转换速率125Msps时，SFDR = 77dBc
- ±0.7 LSB INL，±0.25 DNL (典型值)
- 在125Msps时，功耗为861mW
- 片上可选的2分频时钟输入
- 并行或demux并行数字CMOS输出
- 复位选项，用于同步多个ADC
- 数据时钟输出
- 偏移二进制或2的补码输出
- 可提供评估板(MAX19541EVKIT)
应用/用途
- 基站功放线性化调节
- 电缆头接收器
- 通信测试设备
- 雷达及卫星子系统
- 无线及有线宽带通信
描述
12位、125Msps单片模数转换器(ADC) MAX19541经过优化，在高于300MHz的高IF频率时具有优异的动态性能。该器件转换速率高达125Msps，功耗仅为861mW。
在125Msps转换速率和240MHz输入频率时，MAX19541具有71.5dBc无杂散动态范围(SFDR)。MAX19541在10MHz时具有优异的65.4dB信噪比(SNR)，并且在输入信号高达250MHz时依然保持平坦(在3dB之内)。这使得MAX19541非常适合宽带应用，如蜂窝基站收发器系统中功率放大器的预矫正。
MAX19541可工作在并行模式，以采样速率从单个并行端口输出数据；或工作在demux并行模式，以1/2采样速率从两个单独的并行端口输出数据。参考完整数据资料中的Mode of Operation部分。
MAX19541采用1.8V单电源工作。差分模拟输入可以是交流或直流耦合。该ADC还具有可选的片上2分频时钟电路，允许高达250MHz的时钟频率。这有助于降低输入时钟源的相位噪声，从而获得较高的动态性能。若要获得最佳性能，推荐采用差分LVPECL采样时钟。数字输出为CMOS兼容，数据格式可选择2的补码或偏移二进制码。
还提供12位、170Msps、与MAX19541引脚相兼容的版本。欲获取更多详细信息请参考MAX19542的数据资料。
MAX19541提供68引脚带裸露焊盘(EP)的QFN封装，额定工作于扩展的-40°C至+85°C温度范围。
若需了解所有与该器件引脚兼容的12位高速ADC，请参考参数表。
在125Msps转换速率和240MHz输入频率时，MAX19541具有71.5dBc无杂散动态范围(SFDR)。MAX19541在10MHz时具有优异的65.4dB信噪比(SNR)，并且在输入信号高达250MHz时依然保持平坦(在3dB之内)。这使得MAX19541非常适合宽带应用，如蜂窝基站收发器系统中功率放大器的预矫正。
MAX19541可工作在并行模式，以采样速率从单个并行端口输出数据；或工作在demux并行模式，以1/2采样速率从两个单独的并行端口输出数据。参考完整数据资料中的Mode of Operation部分。
MAX19541采用1.8V单电源工作。差分模拟输入可以是交流或直流耦合。该ADC还具有可选的片上2分频时钟电路，允许高达250MHz的时钟频率。这有助于降低输入时钟源的相位噪声，从而获得较高的动态性能。若要获得最佳性能，推荐采用差分LVPECL采样时钟。数字输出为CMOS兼容，数据格式可选择2的补码或偏移二进制码。
还提供12位、170Msps、与MAX19541引脚相兼容的版本。欲获取更多详细信息请参考MAX19542的数据资料。
MAX19541提供68引脚带裸露焊盘(EP)的QFN封装，额定工作于扩展的-40°C至+85°C温度范围。
若需了解所有与该器件引脚兼容的12位高速ADC，请参考参数表。
技术文档
| 数据资料 | 12位、125Msps ADC，CMOS输出，适用于宽带系统 | Dec 01, 2004 | |
| 应用笔记 | 通过多个数据文件组合优化INL/DNL分析 | ||
| 应用笔记 | 逻辑分析仪内存不足? “拼”出解决之道! | ||
| 设计指南 | 有限带宽信号采样和混叠的数学分析 |
询价申请