/
/
/
/
/
回到顶部
MyMaxim 订阅产品详情
主要特征
应用/用途
Parametric specs for High-Speed ADCs (> 5Msps)
| Resolution (bits) | 12 |
| # Input Channels | 8 |
| Sample Rate (Msps) (max) | 50 |
| Data Bus Interface | Serial LVDS |
| AC Specs (MHz) (@ fIN) | 19.3 |
| SFDR (dBc) (min) | 90 |
| ENOB (bits) (min) | 11.3 |
| SINAD (dB) | 69.7 |
| SNR (dB) | 69.7 |
| THD (dB) | -90 |
| DNL (±LSB) | 1 |
| INL (±LSB) | 2.5 |
| Package/Pins | TQFP/100 |
| Budgetary Price (See Notes) | 100.59 |
缩小
简化框图
Technical Docs
| 数据资料 | 八路、12位、50Msps、1.8V ADC，串行LVDS输出 | Mar 14, 2011 | |
| 设计指南 | 超声接收机VGA输出参考噪声和增益的优化 |
支持和培训
采样:
选择上方“样片”按钮将重定向至第三方ADI样片网站。登录后，所选部件将转移到您在此网站上的购物车。如果您之前从未使用过此网站，请创建一个新帐户。有关此样片网站的任何问题，请联系SampleSupport@analog.com。
参量
Parametric specs for High-Speed ADCs (> 5Msps)
| Resolution (bits) | 12 |
| # Input Channels | 8 |
| Sample Rate (Msps) (max) | 50 |
| Data Bus Interface | Serial LVDS |
| AC Specs (MHz) (@ fIN) | 19.3 |
| SFDR (dBc) (min) | 90 |
| ENOB (bits) (min) | 11.3 |
| SINAD (dB) | 69.7 |
| SNR (dB) | 69.7 |
| THD (dB) | -90 |
| DNL (±LSB) | 1 |
| INL (±LSB) | 2.5 |
| Package/Pins | TQFP/100 |
| Budgetary Price (See Notes) | 100.59 |
主要特征
- 优异的动态性能
- 5.3MHz时的69.9dB SNR
- 5.3MHz时的96dBc SFDR
- 95dB通道隔离度
- 超低功耗
- 每通道96mW (正常工作)
- 串行LVDS输出
- 引脚选择LVDS/SLVS (可变低压信号)模式
- LVDS输出支持最长30英寸FR-4背板连接
- 针对数字信号完整性的测试模式
- 全差分模拟输入
- 宽差分输入电压范围(1.4VP-P)
- 片内1.24V精密带隙基准
- 时钟占空比均衡器
- 紧凑、带有裸焊盘的100引脚TQFP封装
- 可提供评估板(请定购MAX1437EVKIT)
应用/用途
- 仪表
- 多路通信
- 超声和医学成像
描述
MAX1437是八路、12位模数转换器(ADC)，具有全差分输入，流水线架构，可对全差分信号通道进行数字误差校正。该ADC针对要求低功耗、高动态性能的医学成像设备和数字通信应用进行了优化。MAX1437采用1.8V单电源供电，功耗仅为768mW (每通道96mW)，输入频率5.3MHz时，信噪比(SNR)可达69.9dB (典型值)。除低功耗特性外，MAX1437还为空闲周期提供关断模式。
MAX1437的内部1.24V高精度带隙基准设置ADC的满量程输入范围。其灵活基准架构支持使用外部基准，以满足更高精度或不同差分输入电压范围的要求。该基准架构专门针对低噪声进行了优化。
一个单端时钟用来控制转换过程。内部占空比均衡器可在较大范围内补偿时钟占空比的变化。片内PLL生成高速串行低电压差分信号(LVDS)时钟。
MAX1437具有自对齐的数据、时钟以及帧对齐信号串行LVDS输出。输出数据以二进制补码格式表示。
MAX1437提供50Msps最大采样速率。如需高速或低速器件，请参考数据资料中的Pin-Compatible Versions列表。该器件提供带裸焊盘的小型14mm x 14mm x 1mm, 100引脚TQFP封装，规定用于扩展工业温度范围(-40°C至+85°C)。
MAX1437的内部1.24V高精度带隙基准设置ADC的满量程输入范围。其灵活基准架构支持使用外部基准，以满足更高精度或不同差分输入电压范围的要求。该基准架构专门针对低噪声进行了优化。
一个单端时钟用来控制转换过程。内部占空比均衡器可在较大范围内补偿时钟占空比的变化。片内PLL生成高速串行低电压差分信号(LVDS)时钟。
MAX1437具有自对齐的数据、时钟以及帧对齐信号串行LVDS输出。输出数据以二进制补码格式表示。
MAX1437提供50Msps最大采样速率。如需高速或低速器件，请参考数据资料中的Pin-Compatible Versions列表。该器件提供带裸焊盘的小型14mm x 14mm x 1mm, 100引脚TQFP封装，规定用于扩展工业温度范围(-40°C至+85°C)。
Technical Docs
| 数据资料 | 八路、12位、50Msps、1.8V ADC，串行LVDS输出 | Mar 14, 2011 | |
| 设计指南 | 超声接收机VGA输出参考噪声和增益的优化 |
支持和培训
采样:
选择上方“样片”按钮将重定向至第三方ADI样片网站。登录后，所选部件将转移到您在此网站上的购物车。如果您之前从未使用过此网站，请创建一个新帐户。有关此样片网站的任何问题，请联系SampleSupport@analog.com。
询价申请