/
/
/
/
/
回到顶部
MyMaxim 订阅产品详情
主要特征
应用/用途
Parametric specs for High-Speed ADCs (> 5Msps)
| Resolution (bits) | 10 |
| # Input Channels | 1 |
| Sample Rate (Msps) (max) | 250 |
| Data Bus Interface | µP/10 LVDS |
| AC Specs (MHz) (@ fIN) | 180 |
| SFDR (dBc) (min) | 68.3 |
| SINAD (dB) | 56 |
| SNR (dB) | 56.3 |
| DNL (±LSB) | 0.5 |
| INL (±LSB) | 0.8 |
| Package/Pins | QFN/68 |
| Budgetary Price (See Notes) | 85.29 |
缩小
简化框图
Technical Docs
| 数据资料 | 1.8V、10位、250Msps模数转换器，LVDS输出，适用于宽带系统 | Sep 09, 2008 | |
| 应用笔记 | 逻辑分析仪内存不足? “拼”出解决之道! | ||
| 应用笔记 | 通过多个数据文件组合优化INL/DNL分析 | ||
| 应用笔记 | 在高中频ADC应用中，如何改善增益平坦度同时又不影响动态性能 | ||
| 应用笔记 | Coherent Sampling Calculator (CSC) | ||
| 应用笔记 | 副边变压器端接提升高速ADC的增益平坦度 |
参量
Parametric specs for High-Speed ADCs (> 5Msps)
| Resolution (bits) | 10 |
| # Input Channels | 1 |
| Sample Rate (Msps) (max) | 250 |
| Data Bus Interface | µP/10 LVDS |
| AC Specs (MHz) (@ fIN) | 180 |
| SFDR (dBc) (min) | 68.3 |
| SINAD (dB) | 56 |
| SNR (dB) | 56.3 |
| DNL (±LSB) | 0.5 |
| INL (±LSB) | 0.8 |
| Package/Pins | QFN/68 |
| Budgetary Price (See Notes) | 85.29 |
主要特征
- 250Msps转换速率
- fIN = 100MHz/500MHz时, SNR = 56.8dB/55.5dB
- fIN = 100MHz/500MHz时, SFDR = 71dBc/63.8dBc
- fNOTCH = 28.8MHz时，NPR = 54.8dB
- 单电源1.8V供电
- 250Msps时，功耗为477mW
- 内置采样保持和基准
- 内部可选择2分频时钟输入
- LVDS数字输出，提供数据时钟输出
- 可提供评估板(请定购AX1124EVKIT)
应用/用途
- 电缆头系统
- 通信测试设备
- 数字式预校正接收器
- 雷达和卫星子系统天线阵处理器
- 无线及有线宽带通信
描述
MAX1124是单片、10位、250Msps模/数转换器(ADC)，采用优化设计，在高达500MHz的较高IF下具有出众的动态性能。该器件转换速率可达250Msps，而功耗仅为477mW。
采样速率250Msps、输入频率100MHz时, MAX1124具有71dBc的无杂散动态范围(SFDR)。优异的57.1dB的信噪比(SNR) (10MHz时)在高达500MHz的输入频率范围内保持平坦(1dB以内)。此特性使MAX1124非常适合蜂窝基站的数字预失真等宽带应用。
MAX1124要求单电源1.8V供电。器件的模拟输入设计为差分或单端方式，可采用交流或直流耦合。该ADC还具有可选择的内部2分频时钟电路，允许采用高达500MHz的时钟，有利于降低输入时钟的相位噪声。建议采用差分LVDS时钟，以获得最佳性能。转换器的数字输出兼容于LVDS逻辑，数据格式可选择2的补码或偏移二进制码。
MAX1124可提供带裸焊盘(EP)的68引脚QFN封装，工作于工业级温度范围(-40°C至+85°C)。
关于MAX1124的引脚兼容、更低速或更高速版本，请参考MAX1122 (170Msps)和MAX1123 (210Msps)数据资料。关于MAX1124的更高速、引脚兼容8位版本，请参考MAX1121数据资料。
若需了解所有与该器件引脚兼容的8位/10位/12位高速ADC，请参考参数表。
采样速率250Msps、输入频率100MHz时, MAX1124具有71dBc的无杂散动态范围(SFDR)。优异的57.1dB的信噪比(SNR) (10MHz时)在高达500MHz的输入频率范围内保持平坦(1dB以内)。此特性使MAX1124非常适合蜂窝基站的数字预失真等宽带应用。
MAX1124要求单电源1.8V供电。器件的模拟输入设计为差分或单端方式，可采用交流或直流耦合。该ADC还具有可选择的内部2分频时钟电路，允许采用高达500MHz的时钟，有利于降低输入时钟的相位噪声。建议采用差分LVDS时钟，以获得最佳性能。转换器的数字输出兼容于LVDS逻辑，数据格式可选择2的补码或偏移二进制码。
MAX1124可提供带裸焊盘(EP)的68引脚QFN封装，工作于工业级温度范围(-40°C至+85°C)。
关于MAX1124的引脚兼容、更低速或更高速版本，请参考MAX1122 (170Msps)和MAX1123 (210Msps)数据资料。关于MAX1124的更高速、引脚兼容8位版本，请参考MAX1121数据资料。
若需了解所有与该器件引脚兼容的8位/10位/12位高速ADC，请参考参数表。
Technical Docs
| 数据资料 | 1.8V、10位、250Msps模数转换器，LVDS输出，适用于宽带系统 | Sep 09, 2008 | |
| 应用笔记 | 逻辑分析仪内存不足? “拼”出解决之道! | ||
| 应用笔记 | 通过多个数据文件组合优化INL/DNL分析 | ||
| 应用笔记 | 在高中频ADC应用中，如何改善增益平坦度同时又不影响动态性能 | ||
| 应用笔记 | Coherent Sampling Calculator (CSC) | ||
| 应用笔记 | 副边变压器端接提升高速ADC的增益平坦度 |
询价申请