应用笔记 5273

理解和配置DS2483 1-Wire®主机


摘要 : DS2483是新一代集成1-Wire主机。DS2483配置灵活,具有2级节电模式和电平转换器功能,非常适合于电池供电的应用。本应用笔记介绍1-Wire主机端口的工作,给出关于更改默认配置的建议,并且介绍了如何确定给定网络的驱动能力。

引言

DS2483是集成1-Wire主机系列(表1)中的最新成员。器件基于DS24821-Wire主机,增加了配置灵活性和电平转换器,使I²C和1-Wire端口可工作于不同电压。电池供电设备将受益于2级节电模式,此时主机功能和1-Wire总线可独立关断。如应用笔记《如何使用I²C接口的DS2482 1-Wire主控制器》所述,只需一个附加命令和寄存器,现有DS2482固件很容易实现DS2483的改进。本应用笔记介绍器件的主要特性,给出了使用指南,并且提供了如何确定DS2483在标准速率或高速模式下能否驱动给定1-Wire网络的方法。表1为DS2483与其它Maxim 1-Wire主机的特性比较。
表1. DS2483与其它1-Wire主机比较表*
Feature DS2483 DS2482 DS2480B
Host Port Type I²C I²C RXTX
Host Port Voltage 1.8V, 3.3V, 5.0V 3.3V, 5.0V 5.0V
Low-Power Mode Yes DS2482-101 only No
1-Wire Pullup Voltage 1.7V to 5.25V 3.3V, 5.0V 5.0V
1-Wire Pullup Type Resistive, switched Resistive, switched Current source, switched
Slew Rate Control Falling edge, fast Rising and falling edge, slow Falling edge, 0.55V/µs to 15V/µs (STD), 15V/µs (OD)
1-Wire Input High Voltage 0.6 × VCC (min) 1.9V (min) (VCC = 3.3V), 3.4V (VCC = 5.0V) 3.4V (min)
1-Wire Input Low Voltage 0.2 × VCC (max) 0.9V (max) (VCC = 3.3V), 1.2V (VCC = 5.0V) 1.8V (max)
Reset/Presence Detect Cycle 880µs to 1480µs (STD), 88µs to 148µs (OD) 1184µs (STD), 146µs (OD) 1096µs (STD), 138µs (OD)
Presence Pulse Detect 58µs to 76µs (STD), 5.5µs to 11µs (OD) 70µs (STD), 7.5µs (OD) 72µs (STD), 10µs (OD)
tW1L Duration 8µs (STD), 0.75µs (OD) 8µs (STD), 1.0µs (OD) 8µs to 15µs (STD), 1.0µs (OD)
Read Sample Time 12µs (STD), 1.75µs (OD) 14µs (STD), 1.5µs (OD) 11µs to 25µs (STD), 2µs (OD)
tREC0 Duration 2.75µs to 25.25µs (STD and OD) 5.3µs (STD), 3.0µs (OD) 3µs to 10µs (STD), 3µs (OD)
tW0L Duration 52µs to 70µs (STD), 5µs to 10µs (OD) 64µs (STD), 7.5µs (OD) 57µs (STD), 7µs (OD)
Time Slot Duration tW0L + tREC0 69.3µs (STD), 10.5µs (OD) tW1L + tREC0 + 49µs (STD, write-1, read), tW0L + tREC0 (STD, write-0), 10µs (OD)
Active Pullup Threshold 1.2V (max) Approx. VCC/2 1.2V (max)
Active Pullup Duration tREC0 (min), tSLOT - tW1L (max) 2.5µs (STD), 0.5µs (OD) Load dependent, automatic
*表中所有带下划线的文字表示可配置。

DS2483可配置性

DS2483总共有9个可配置参数。其中5个参数为开关型,即状态要么为开要么为关。其它4个参数最多可有16种不同值。为向下兼容DS2482系列1-Wire主机,可通过器件配置寄存器配置其中4个开关参数。这些参数为有源上拉、强上拉、1-Wire速率,及新功能1-Wire关断。第5个开关参数弱上拉电阻值,以及定时参数复位低电平时间、应答脉冲采样时间、写零低电平时间写零恢复时间可通过端口配置寄存器进行配置。

器件配置寄存器

除一位的定义外,该寄存器在DS2483中的功能与DS2482中相同。写操作通过写器件配置命令实现。可通过随后的I²C读操作验证设置。对于随机读操作,首先利用设置读指针命令,设置器件配置寄存器的指针代码,然后对器件执行I²C读操作。如果默认设置不满足具体应用,需要在上电复位(POR)及器件复位命令后更新器件配置。

器件配置寄存器位说明

APU有源上拉

功能:1-Wire通信期间,使能外部供电。供电随时隙结束,仅在应答检测周期的很短时间(0.5µs或2.5µs)有效。如果未置位APU,使用弱上拉电阻,将严重限制网络能处理的1-Wire从机数量。更多信息请参见DS2483如何实现1-Wire通信部分。
用途:正常情况下应置位APU。使用高速模式(OD)时,必须置位。APU不应置位的唯一场合是使用应用笔记4931《IEEE 1451.4 Class 1 MMI智能变送器的数字驱动电路》中图7所示的附加电路。
:一旦置位,APU将保持置位状态,直到DS2483执行POR、接收器件复位命令或对该位写0。

SPU强上拉

功能:从1-Wire写字节命令产生的第8个时隙的上升沿开始,或者从1-Wire单位命令产生的时隙的上升沿开始使能外部供电。时隙结束后,继续供电,通常在DS2483接收另一个产生1-Wire活动的命令时结束,或者对SPU位写0时结束。
用途:强上拉用于在特定时间需要长时间供电的1-Wire从机,例如无VCC电源时写EEPROM、执行SHA计算或温度转换。
:发生POR或执行器件复位命令时,SPU在随后的1-Wire活动(1-Wire复位、时隙)时自动返回至0。将SLPZ引脚的逻辑电平从1更改为0,然后再返回1时,不复位SPU。换句话说,如果供电已经打开,在休眠模式期间和之后继续打开。因此,建议在激活休眠模式之前复位SPU位。激活1-Wire关断模式时,必须向SPU位写零(见PDN位说明)。

1WS 1-Wire速度

功能:将1-Wire速度从标准模式(0,上电默认值)更改为高速模式(1),反之亦然。
用途:全部1-Wire从机工作在标准速度模式,大多数从机也支持高速模式,高速模式大约快8倍。只有网络足够小,在写1/读1时隙期间确保正确充电并能够读回逻辑1时,可工作在高速模式下。更多详细信息,请参见DS2483如何实现1-Wire通信部分。作为上电程序的一部分,主机以标准速度发送Overdrive Skip ROM命令,将1WS和APU位置1,然后发送1-Wire复位命令,此后所有1-Wire通信以高速进行。
:一旦置位,1WS将保持置位状态,直到DS2483执行POR、接收器件复位命令或对该位写0。

PDN 1-Wire关断

功能:从1-Wire总线断开电源(弱上拉、有源上拉)。
用途:电池供电的设备带有的1-Wire器件通常不需要一直供电。1-Wire关断功能通过关断1-Wire总线,有助于保存电池能量。因此,1-Wire从机将丢失全部易失数据(例如其状态)。如果主机下一步将SLPZ引脚的逻辑电平从1改为0,这将关断DS2483,最多可节省300µA。如果应用中要求1-Wire从机保持其状态,保持PDN为0,将SLPZ的逻辑电平改为0。
:当向器件配置寄存器写入PDN = 1时,将激活1-Wire关断时,确保SPU位为0。一旦置位,PDN将保持置位状态,直到DS2483执行POR、接收器件复位命令或对该位写0。如果置位PDN,将不能进行1-Wire通信。

端口配置寄存器

该寄存器为DS2483中的新寄存器。通过Adjust 1-Wire Port命令建立写操作。可通过随后的I²C读操作验证设置。对于随机读操作,首先利用设置读指针命令,设置器件配置寄存器的指针代码,然后对器件执行I²C读操作。绝大多数5V环境下的1-Wire从机选择上电默认设置工作。更改设置的典型原因是低压环境下部分1-Wire从机具有特殊的定时要求。如果默认设置不满足具体应用,需要在POR及器件复位命令后更新器件配置。

端口配置寄存器参数说明

复位低电平时间(tRSTL,参数000)

功能:确定复位/应答检测周期的持续时间,是tRSTL持续时间的两倍(见图5)。标准速度和高速模式的设置彼此独立。
范围:440µs至740µs (标准速度d)、44µs至74µs (高速)。
用途:在系统的VCC电平(= 1-Wire上拉电压)下支持具有特殊定时要求的1-Wire从机。
:无。

应答脉冲采样时间(tMSP,参数001)

功能:确定对1-Wire总线采样检测应答脉冲的时刻tMSP (图5)。标准速度和高速模式的设置彼此独立。
范围:58µs至76µs (标准速度)、5.5µs至11µs (高速)。
用途:在系统的VCC电平(= 1-Wire上拉电压)下支持具有特殊定时要求的1-Wire从机。
:无。

写零低电平时间(tW0L,参数010)

功能:确定写零低电平的持续时间tW0L (图2)。标准速度和高速模式的设置彼此独立。
范围:52µs至70µs (标准速度)、5.0µs至10µs (高速)。
用途:在系统的VCC电平(= 1-Wire上拉电压)下支持具有特殊定时要求的1-Wire从机。
:写零低电平时间影响时隙持续时间(1-Wire数据率)。

写零恢复时间(tREC0,参数011)

功能:确定写零恢复的持续时间tREC0 (图2)。该设置适用于标准速度和高速模式。
范围:2.75µs至25.25µs
用途:改善供电性能,尤其对于大型网络,以及在非常低的VCC电平(= 1-Wire上拉电压)下支持具有特殊定时要求的1-Wire从机。
:写零恢复时间影响时隙持续时间(1-Wire数据率)。

弱上拉电阻(RWPU,参数100)

功能:确定1-Wire弱上拉电阻的阻值RWPU (图1中的R2、R3)。该设置适用于标准速度和高速模式。
范围:500Ω至1000Ω
用途:支持从机工作在非常低的VCC环境。 :选择500Ω值之前,确认产生的低电压满足DS2483和总线上全部1-Wire从机的VIL要求。

1-Wire主机端口电路

为充分发挥DS2483的优势,理解1-Wire主机端口的工作非常重要。图1所示模型包括影响其工作的主要元件。Q1产生复位脉冲、写时隙以及开始读时隙。如果器件置位配置寄存器中的APU位,当Q1停止将1-Wire总线拉低时,Q2提供有源上拉。Q2也控制供电功能,可通过SPU位(器件配置寄存器)临时使能。Q3和Q4在两种1-Wire弱上拉电阻选项间进行选择。典型情况下,Q3导通,激活1000Ω电阻。如果将DS2483配置为500Ω,Q3关断,Q4导通。Q1导通时,Q3和Q4均关断。1-Wire总线关断时(PDN = 1),Q3和Q4也关断;这种条件下,Q1导通,确保快速放电。由两个比较器U1和U2监测1-Wire总线上的电压。U1与门限VIAPO比较,确定Q2何时导通,以加速总线充电。U2与VIH1门限比较,确定读时隙是否传输了1或0,或者是否在复位/应答检测期间检测到应答脉冲。晶体管由1-Wire端口配置和控制单元控制,控制单元的输入来自比较器U1、U2及I²C主机。
图1. DS2483 1-Wire主机端口的等效功能
图1. DS2483 1-Wire主机端口的等效功能。

DS2483如何实现1-Wire通信

1-Wire通信具有4种截然不同的信号类型,分别为写零时隙、写1/读1时隙、读零时隙和复位/应答检测周期。能够以两种速度进行通信:标准速度(默认)和高速(较快)。上电默认为标准速度。1-Wire从机的速度利用ROM功能命令切换至高速模式,该命令以标准速度发送。此后,所有通信,包括复位/应答检测周期,均以高速进行。通过以标准速度发送复位/应答检测周期,返回至标准速度。除命令和数据外,1-Wire总线也可为1-Wire从器件供电,这些从器件通常没有电源引脚。为确保正确供电,除进行通信外,1-Wire总线必须为VCC电平。
本节讲述了出现在DS2483上的 1-Wire信号。图中采用不同的线型和颜色区分不同的动作。

写零时隙

该时隙(图2)包括两部分:主机拉低(tW0L)和主机拉高(tREC0)。两个参数均可配置。上电默认值(标准速度时为64µs和5.25µs,高速时为8µs和5µs)产生的时隙持续时间在标准速度时为69.25µs (14.4kbps),高速时为13.25µs (75.5kbps)。
如果给定工作电压下的1-Wire从机支持的话,写零低电平时间tW0L可减小至60µs或6µs。对于小型网络,如果使能有源上拉(APU = 1),写零恢复时间tREC0可减小至2.75µs。可将数据率提高至15.9kbps (标准速度)和114.2kbps (高速)。重负载网络可能需要延长恢复时间。更多信息请参见DS2483可驱动多少从机?部分。
图2. 写零时隙
图2. 写零时隙。

写1/读1时隙

该时隙(图3)包括两部分:主机拉低(tW1L)和剩余时隙。主机拉低时间固定(标准速度时为8µs,高速时为0.75µs)。时隙持续时间可配置(等于tW0L + tREC0)。注意,写1/读1时隙为1-Wire总线提供大量能量。
在tMSR时刻,DS2483采样1-Wire总线上的电压执行读操作。从时隙的开始计算,读操作采样时间tMSR固定为12µs (标准速度)和1.75µs (高速)。这样,使电压上升至VIH1门限(读1所必须达到的电压)的时间就剩下4µs (标准速度)和1.0µs (高速)。如果使能有源上拉(APU = 1),电压在1.0µs内未达到VIH1电平,网络则不支持高速模式。更多信息请参见DS2483可驱动多少从机?部分。
图3. 写1/读1时隙
图3. 写1/读1时隙。

读零时隙

该时隙(图4)包括三部分:主机拉低(tW1L)、从机拉低时间和剩余时隙。时隙持续时间可配置(等于tW0L + tREC0)。主机拉低时间固定(标准速度时为8µs,高速时为0.75µs)。注,读零时隙提供的能量小于写1/读1时隙。
在tMSR时刻,DS2483采样1-Wire总线上的电压执行读操作。从时隙的开始计算,读操作采样时间tMSR固定为12µs (标准速度)和1.75µs (高速)。从机拉低时间由从机决定。1-Wire从机数据资料通常给出典型的tMSR,而非从机拉低时间。DS2483的tMSR定时设置应满足全部标准速度1-Wire从机和几乎全部的高速模式从机。
图4. 读零时隙
图4. 读零时隙。

复位/应答检测周期

该信号(图5)包括4部分:复位低电平时间tRSTL期间的主机拉低、tPDH期间的主机拉高、随后从机拉低时间tPDL,以及主机拉高剩余周期。复位低电平时间和复位高电平时间的持续时间相同,可配置。上电默认值为560µs (标准速度)和56µs (高速),产生默认周期持续时间分别为1120µs和112µs。如果给定工作电压下的1-Wire从机支持的话,周期持续时间可减小至960µs或96µs。对于低压环境下的部分1-Wire从机,需要的周期时间可能比默认时间长。
图5. 复位/应答检测周期
图5. 复位/应答检测周期。
DS2483分两种情况采样1-Wire总线上的电压:在tSI时刻采样用于测试短路或中断,在tMSP时刻采样用于测试总线上一个或多个1-Wire从机产生的应答脉冲。从复位低电平时间结束开始计算,短路或中断的采样时间固定为8µs (标准速度)和0.75µs (高速)。这样,使电压上升至VIH1门限的时间就剩下8µs (标准速度)和0.75µs (高速),必须使电压达到VIH1门限才不至于报告总线短路。
应答脉冲的采样时间tMSP可配置。从复位低电平时间结束开始计算,上电默认值为68µs (标准)和8µs (高速)。这些值适用于大多数1-Wire从机。对于低压环境下的部分1-Wire从机,需要的采样点可能提前或者滞后。允许的tMSP范围通常在从机数据资料中给出。如果未给出,tMSP最小值等于tPDH最大值;tMSP最大值等于tPDH和tPDL之和的最小值。
与时隙相比,超过VIAPO门限后,主机有源上拉(APU = 1)并不立即开始,有源上拉开始之前的延迟最大达250ns。此外,为防止从机产生应答脉冲时从VCC至GND的低阻通路,tAPU持续时间非常短(高速时为0.5µs,标准速度时为2.5µs),并且在tSI采样事件之前结束,此后弱上拉继续。因此,无论在哪种1-Wire速度下,强烈建议使能器件配置寄存器中的有源上拉(APU = 1)。由于延迟的随机性,即使1-Wire复位命令频繁报告短路(状态寄存器位SD = 1),网络也可能在高速模式下正常工作。短路检测在标准速度下是可靠的。

DS2483可驱动多少从机?

答案取决于许多因素:工作电压和配置设置、总线上1-Wire从机的选择或组合、电缆引起的容性负载,甚至在一定程度上受工作温度的影响。
对于DS2483,可以构建一个数学模型用于描述主机(或从机)停止将总线拉低时电压的上升。这样问题就变为:DS2483是否能够驱动我的网络?如下文所示,可以通过一些数学方法来回答这一问题。

1-Wire从机的一阶模型

采用寄生方式供电的典型1-Wire从机可描述为具有两种容量的电容:低电容和高电容。由低到高的转换发生在VSRKI电压点,此时开始充电。此外,1-Wire从机具有漏电流。这就产生以下描述从机的参数列表(图2)。
表2. 从机参数说明
Parameter Symbol Description Numeric Value/Source
CSLOW Slave low capacitance 50pF, usually not specified in data sheets.
CSHIGH Slave high capacitance 600pf to 1500pF typical, see slave data sheet. For VCC-powered 1-Wire slaves, the CSLOW value also applies for CSHIGH.
VSRKI Range transition voltage Ca. 50% of supply voltage or 1.3V, whatever is higher; not electrically measurable.
IL Leakage current 5µA to 10µA typical, see slave data sheet.
漏电流的影响极小,除非网络拥有大量从机。对于多从机网络,必须将从机电容和漏流乘以从机的数量,如果从机类型不同,则将其相加。

DS2483主机端口的一阶模型

除工作电压外,主机端口(图1)由弱上拉电阻(可配置)、有源上拉电阻、有源上拉开始门限(若使能),以及1-Wire总线上电压达到逻辑1所必须达到的电压门限所描述。这就产生以下描述主机的参数列表(图3)。
表3. 主机参数说明
Parameter Symbol Description Numeric Value/Source
RWPU Resistor responsible for weak master pullup, red line in the figure legends or dotted red line (APU = 0) 500Ω or 1000Ω typically, see data sheet for tolerance.
RAPU Resistor responsible for active master pullup, bold red line in the figure legends 100Ω or less, depends on supply voltage, see data sheet.
VIAPO Threshold voltage at which the active pullup starts, if APU = 1 0.95V typically, see data sheet.
VIH1 1-Wire input high voltage 60% of VCC, see data sheet.

1-Wire网络的一阶模型

对于超出电路板范围的网络,建议使用5类电话线。此类电缆的双绞线对之间的典型电容为50pF/米。电缆的特征阻抗为100Ω至110Ω,如果电缆长度超过50米,就会产生影响。

定义和准备(APU = 1)

图6所示为一个放大的时隙充电曲线。充电包括三部分:S1、S2和S3。下拉(主机或从机)结束时,S1段开始,1-Wire总线开始通过RWPU充电。越过VIAPO门限时,S1段结束。S2段从S1段结束时开始,越过VSRKI时停止。S3段从S2段结束时开始,在时隙结束时停止。
图6. APU = 1时写零充电和读1测试的分段定义
图6. APU = 1时写零充电和读1测试的分段定义。
S1段由RWPU、低电容、初始电压差ΔV1控制。S2段期间,RAPU和低电容、初始压差ΔV2一起起作用。对于第3段,我们用RAPU、高电容、初始电压差ΔV3处理。
利用式1至3计算初始电压差。
ΔV1 = VCC - RWPU × (number of slaves) × IL (Eq. 1)
ΔV2 = VCC - VIAPO - RAPU × (number of slaves) × IL (Eq. 2)
ΔV3 = VCC - VSRKI - RAPU × (number of slaves) × IL (Eq. 3)
使用式4和式5计算适用的电容值。
CLOW = (number of slaves) × CSLOW + (cable capacitance) (Eq. 4)
CHIGH = (number of slaves) × CSHIGH + (cable capacitance) (Eq. 5)
利用式6和7计算S1和S2段的持续时间。
S1 = -1 × RWPU × CLOW × ln(1- VIAPO/ΔV1) (Eq. 6)
S2 = -1 × RAPU × CLOW × ln[1- (VSRKI - VIAPO)/ΔV2] (Eq. 7)

写零充电测试

对于给定的VCC、从机数量和电缆电容,按照DS2483的默认配置并设置APU = 1,计算S1和S2的持续时间。
如果S1 + S2 > 5.25µs (tREC0默认值),则负载太大。增大tREC0和/或选择较低的RWPU值。
利用式8计算S3,第3段的持续时间。
S3 = tREC0 - S1 - S2 (Eq. 8)
现在,利用式9计算在第3段期间增加的电压。
VS3 = ΔV3 × (1 - EXP[-1 × S3/(RAPU × CHIGH)]) (Eq. 9)
如果VS3 + VSRKI相当高,例如VCC的80%至90%,则说明网络通过了写零充电测试。否则,将tREC0增大2.5µs,然后重复计算。为检查APU = 1和APU = 0之间的差异,用RWPU代替RAPU,重复以上计算。如果不将tREC0增大至接近其限值网络将不能通过测试。
通过该项测试非常重要,以确保从机具有足够能量储存,能够承受长系列写零时隙。网络可能仍然不能通过读1测试。

读1测试

对于该项测试,必须区分两种情况:VSRKI < VIH1和VSRKI > VIH1

情形1:VSRKI < VIH1

第1步

取写零充电测试中的S1和S2值。如果S1 + S2大于1.0µs (= 高速tMSR - 高速tW1L),说明高速模式下测试失败。如果S1 + S2大于4µs (= 标准速度tMSR - 标准速度tW1L),说明标准速度模式下测试也失败。建议措施请参见如果标准速度下测试失败,应如何做?部分。

第2步

如果通过第1步测试,计算两种速度下读采样发生在S3的何处。
S3RO = 1.0µs - S1 - S2 (Eq. 10a)
S3RS = 4µs - S1 - S2 (Eq. 10b)
接下来,对于通过测试的速度,分别计算从S3开始到采样点S3RO和S3RS的电压增量。
VRS3O = ΔV3 × (1 - EXP[-1 × S3RO/(RAPU × CHIGH)]) (Eq. 11a)
VRS3S = ΔV3 × (1 - EXP[-1 × S3RS/(RAPU × CHIGH)]) (Eq. 11b)
如果VRS3O + VSRKI大于VIH1,说明高速模式下测试通过。网络在标准速度模式下也能正常工作。如果该项测试失败,检查VRS3S + VSRKI是否大于VIH1。如果该项测试通过,说明网络能够在标准速度模式正常工作,但在高速模式下不能工作。

情形2:VSRKI > VIH1

取写零充电测试中的S1值。然后计算读采样发生在S2段的何处。
S2R = -1 × RAPU × CLOW × ln[1 - (VIH1 - VIAPO)/ΔV2] (Eq. 12)
如果S1 + S2R大于1.0µs,说明高速模式下测试失败。如果S1 + S2R小于4µs,说明标准速度模式下测试通过。否则,说明即使在标准速度模式,负载也太大。这种情况下,建议措施请参见如果标准速度下测试失败,应如何做?部分。
如果读1测试通过标准速度模式下的测试,标准速度下的tSI采样自动通过测试。如复位/应答检测周期部分所述,高速模式下的tSI采样不能提供可靠结果。因此,应在标准速度模式下进行短路/中断测试(如果在应用软件中使用)。

数字示例

Parameter Value
VCC 3.3V
CSLOW 50pF
CSHIGH 800pF
CCABLE 1000pF (20m)
IL 10µA
VIAPO 1.2V
RWPU 1000Ω
RAPU 60Ω
VSRKI 1.65V (50% of VCC)
tREC0 5.25µs
Recharge threshold 90% of VCC
VIH1 1.98V
#slaves 10

准备

VIH1 = 0.6 × VCC = 1.98V
ΔV1 = VCC - RWPU × (number of slaves) × IL = 3.2V
ΔV2 = VCC - VIAPO - RAPU × (number of slaves) × IL = 2.094V
ΔV3 = VCC - VSRKI - RAPU × (number of slaves) × IL = 1.644
CLOW = (number of slaves) × CSLOW + (cable capacitance) = 1500pF
CHIGH = (number of slaves) × CSHIGH + (cable capacitance) = 9000pF
S1 = -1 × RWPU × CLOW × ln(1 - VIAPO/ΔV1) = 0.705µs
S2 = -1 × RAPU × CLOW × ln[1 - (VSRKI - VIAPO)/ΔV2] = 0.0218µs

写零充电测试

S3 = tREC0 - S1 - S2 = 4.523µs
VS3 = ΔV3 × (1 - EXP[-1 × S3/(RAPU × CHIGH)]) = 1.644V
VS3END = VSRKI + VS3 = 3.294V
VS3END > 2.97V (90% of VCC); passed.

读1测试

情形1:VSRKI < VIH1

第1步

S1 + S2 = 0.7268µs < 1.0µs: passed for overdrive speed.
S1 + S2 = 0.7268µs < 4µs; passed for standard speed.

第2步

S3RO = 1.0µs - S1 - S2 = 0.273µs
VRS3O = ΔV3 × (1 - EXP[-1 × S3RO/(RAPU × CHIGH)]) = 0.653V
0.653V + 1.65V = 2.303V > 1.98V; passed for overdrive speed.
S3RS = 4µs - S1 - S2 = 3.273µs
VRS3S = ΔV3 × (1 - EXP[-1 × S3RS/(RAPU × CHIGH)]) = 1.640V
1.640V + 1.65V = 3.29V > 1.98V; passed for standard speed.
由于VSRKI < VIH1,不用使用情形2。

如果标准速度下测试失败,应如何做?

一般而言,主机可驱动的从机数量随电源电压VCC增大而增多。如果网络在3.3V下未通过测试,也许能够在5V下工作。如果负载仍然太大,将网络分成较小的网络,利用电子开关每次在其中一个小网络上工作,如指南148《长线1-Wire®网络可靠设计指南》中所述。由于读采样时间tMSR固定为12µs,所以DS2483不能补偿长电缆(例如100m或更长)上发生的信号传输延迟。对于此类应用,DS2480B主机是更好的选择,尽管并不完美。参考设计244《性能优异的1-Wire网络驱动器》中实现了适用于长路的最终驱动。

总结

DS2483代表了下一代集成1-Wire主机。从功能上讲,器件采用了DS2482的便利性,并且具有与DS2480B类似的负载处理能力。DS2483配置灵活,具有2级节电模式和电平转换器功能,非常适合于电池供电的应用。本应用笔记介绍1-Wire主机端口的工作,给出关于更改默认配置的建议,并介绍了如何确定给定网络的驱动能力。测试驱动能力的数学模型可作为Excel®电子表格下载