应用笔记 4258

MAX3580 DVB-T调谐器的应用考虑


摘要 : 本应用笔记介绍了MAX3580 DVB-T调谐器解决方案,该方案符合NorDig 1.0.3标准。本文配合MAX3580数据资料和C语言驱动程序使用。本文讨论了双环路和单环路AGC控制的优缺点,双环路AGC控制选择可以满足MBRAI的要求,文中提供了原理图和编程参考。

引言

本应用笔记配合MAX3580数据资料和C语言驱动程序,提供了实现MAX3580 DVB-T调谐器所需的详细信息,该方案符合NorDig 1.0.3标准。方案中包括MAX3580和分立LNA、环回电路。本文分析了双环路和单环路AGC控制的优缺点,对每一方案进行了详细讨论。提供相应的原理图。本文还提供了获得最佳性能的寄存器编程建议以及解调器接口的详细信息。

双环路AGC控制选择还满足MBRAI的要求。单环路AGC控制选择尚未经过MBRAI测试。

双环路和单环路AGC的性能比较

可以通过双环路或单环路AGC控制MAX3580的增益。虽然双环路具有更好的大信号性能、更低的BOM成本,但它需要使用两路PWM输出的解调器,软件相对复杂。测量显示,两种方案都符合NorDig 1.0.3标准。

对于双环路AGC,一路经过滤波的解调器PWM输出用于控制BB_AGC,第二路PWM输出控制RF_AGC。对于单环路AGC,利用一路经过滤波的解调器PWM输出控制BB_AGC;结合BB_AGC,通过简单的PNP晶体管电路控制RF_AGC。设计灵活的双环路AGC在强信号条件下能够提供更理想的RF_AGC电压,因此,它在大信号条件下性能更好。详细讨论请参考双环路AGC控制说明部分。

图1显示了MAX3580双环路、单环路AGC控制的性能对比。

图1. 双环路和单环路AGC控制的灵敏度对比
图1. 双环路和单环路AGC控制的灵敏度对比

从图1可以看出双环路和单环路AGC控制灵敏度相似,NorDig余量超过2dB。这里的QEF限制为BER = 2e-4。受测量系统的限制,VHF-III和UHF测量都使用了8MHz带宽信号。注意,采用NorDig专用7MHz带宽信号时,VHF-III灵敏度提高0.6dB。

图2. 双环路和单环路AGC控制在大信号条件下的性能对比
图2. 双环路和单环路AGC控制在大信号条件下的性能对比

虽然两种AGC方案在大信号条件下性能都优于NorDig的要求,并提供25dB以上的余量,从图2可以看出,双环路在大信号条件下的性能至少比VHF-III单环路改善9dB,比UHF单环路改善至少2dB。双环路在大信号下的指标在两种频带下均超出3dBm,而单环路AGC测量的最差结果是174MHz时-8.4dBm。此处QEF限制为BER = 2e-4。

图3. VHF-III频段,双环路和单环路AGC控制的数字载噪比(I/C)
图3. VHF-III频段,双环路和单环路AGC控制的数字载噪比(I/C)

图3显示,两种AGC选择在VHF-III频段的数字I/C指标接近;两种选择都至少提供4dB的余量,这里的QEF限制为BER = 2e-4。

图4. UHF频段,双环路和单环路AGC控制的数字I/C对比
图4. UHF频段,双环路和单环路AGC控制的数字I/C对比

图4显示,UHF频段,双环路AGC的数字I/C指标要改善2dB。这里的QEF限制为BER = 2e-4。

图5. 双环路和单环路AGC控制之间的模拟I/C对比
图5. 双环路和单环路AGC控制之间的模拟I/C对比

图5显示,两种AGC选择的模拟I/C接近,至少有6dB的余量。这里的QEF限制为“在60秒内没有数据包错误”。

由于所采用测量设备,通过具有75%彩条和-13dBc音频载波的NTSC信号模拟PAL干扰。由于NTSC信号设计用于6MHz通道,在8MHz通道内,NTSC信号移至最靠近载波的边沿处。

双环路AGC控制说明

图6. 双环路AGC原理图
图6. 双环路AGC原理图

图6给出了双环路AGC控制的原理图。两路PWM解调器输出在连接到MAX3580 AGC控制引脚之前,每一路都经过两次RC滤波。为了在每个通路提供最佳的干扰抑制,靠近PWM输出放置了一个RC滤波器,而第二个滤波器靠近MAX3580放置,紧靠MAX3580封装。

图7. 双环路AGC响应,只有需要的信号
图7. 双环路AGC响应,只有需要的信号

图7给出了随着输入电平增大,所推荐的MAX3580 AGC的控制电压。解调器PWM提供所需电压。PWM接收十六进制字作为软件算法输入,然后输出脉冲串,经过RC滤波,产生直流控制电压。随着输入电平的增大,BB_AGC使能,降低增益以便将解调器ADC输入保持在目标电平。RF_AGC仍保持在最大增益。然后,当BB_AGC减小到1.7V时,RF_AGC使能。随着输入电平的不断增大,按照固定比率,降低RF_AGC和BB_AGC,将解调器ADC输入电平调整到目标电平。从图中曲线可以看出:当输入信号高于-72dBm,两个AGC电压响应特性都呈线性递减趋势。从其陡峭斜率可以看出,这一区域以RF_AGC控制为主,-76dBm和-72dBm之间为转换区,其中,RF_AGC增益调整控制电压为非线性。

CNR从检测灵敏度到接近最大测量信号极限的45dB范围内从19dB开始递增。保持AGC不变,用频谱仪探针测量载波通、断时的通道功率,在解调器输入测量CNR。SNR曲线由解调器估算得到。当输入电平在-72dBm至-10dBm范围时,典型解调器的最大SNR测量极限为24dB至26dB。输入电平高于-10dBm时,SNR下降,原因是带内互调,SNR测量包含了这一因素,但CNR测量不包含这一因素。

图8. 双环路AGC响应,具有28dBc的N+1数字干扰
图8. 双环路AGC响应,具有28dBc的N+1数字干扰

图8显示,加入干扰后,RF_AGC降低(与图7相比),导致更低的CNR和SNR。当所要求的载波电平增加到-54dBm至-44dBm时,干扰带来的互调使CNR和SNR下降。

图9. 双环路增益控制替代方案
图9. 双环路增益控制替代方案

图9所示为双环路增益控制响应的替代方案,虽然没有经过测试,但应该工作正常。有些解调器的软件支持这一方法。

-72dBm的RF输入功率是推荐的RF_AGC电压转折(TOV)点。随着RF输入功率从灵敏度电平增大到TOV,BB_AGC降低基带增益,以维持输入ADC所要求的电平。期间,RF_AGC保持在最大RF增益。当BB_AGC数字字降低到TOV时,解调器使BB_AGC保持不变,RF_AGC使能。RF_AGC保持使能状态直到降至0.5V (MAX3580 RF_AGC的最小控制电压)。RF_AGC保持不变,BB_AGC再次使能,进一步降低了BB_AGC增益。

单环路AGC控制

图10. 单环路AGC原理图
图10. 单环路AGC原理图

图10所示单环路AGC控制方案中,滤波后的解调器PWM输出控制BB_AGC。RF_AGC也由滤波后的同一PWM输出间接控制。当BB_AGC电压足够低,接通PNP晶体管时,RF_AGC电压拉低,比BB_AGC电压高出大约一个二极管压降。如果BB_AGC足够高,晶体管关断,使RF_AGC通过上拉电阻拉至接近3.3V。

图10中,虚线圈出了布板中靠近解调器放置的元件,第二条虚线圈出靠近MAX3580放置的元件。1µF和1nF电容应靠近MAX3580封装边沿放置。

图11. 单环路AGC响应,只有需要的信号
图11. 单环路AGC响应,只有需要的信号

图11可以看出,随着输入电平的提高,RF_AGC被拉低至大于BB_AGC电压约0.6V。CNR从检测灵敏度到接近最大测量信号极限的45dB范围内从19.2dB开始递增。带内互调导致输入电平的SNR下降到-20dBm,SNR测量包含了这一因素,但CNR测量不包含这一因素。

寄存器编程

本节简要介绍MAX3580寄存器的编程要求,重点介绍用于优化性能的寄存器设置。MAX3580数据资料提供了详细的寄存器编程信息。Maxim还提供C语言驱动程序,以帮助用户详细了解所推荐的MAX3580寄存器编程。注意:读者可以联络当地的Maxim现场应用工程师或客户经理,申请获得MAX3580 C语言驱动例程。

对某一RF频率进行下变频时,必须根据片内熔丝表(也称为ROM表)存储的工厂设置计算结果对跟踪滤波器进行编程。同样,必须将基带滤波器带宽设置在相应的工厂设置值上,这些值也存储在片内熔丝表中。提供典型的VHF 7MHz通道的工厂设置;还提供了典型的UHF 8MHz通道的工厂设置。另外,还需要设置带宽选择、N分频器和RF输入。

为提高性能:
  • 针对600µA设置ICP位(寄存器0x06 <6>)。
  • 设置SHDN_PD位(寄存器0x08 <5>),关断电源检测器。
  • 针对VHF将RDIV位(寄存器0x06 <7>)设置为2,针对UHF设置为1。
  • 根据VHF灵敏度,针对特定解调器优化直流失调校准阈值位(寄存器0x0B <1:0>)。从0开始,随着灵敏度不断提高,增大到3。
  • 根据VHF灵敏度,针对特定解调器优化直流校准速率位(寄存器0x0B <3:2>)。从1开始,如果灵敏度提高,增大到2。

I/Q接口

图12. 推荐的I通道接口(Q通道复制)
图12. 推荐的I通道接口(Q通道复制)

图12给出了在I/Q差分线上增加的T形RC滤波器。这些RC滤波器用于抑制RF频率的高次数字时钟谐波,否则这些谐波会通过I/Q接口,从解调器传送到MAX3580的RF输入以及后续的下变频器。R2-C2低通RC滤波器和R1电阻探头对这些谐波进行衰减。

R1和C2还可作为抗混叠滤波器,起到双重作用,电容C1用于交流耦合。

I²C接口

图13. 推荐的I²C总线滤波
图13. 推荐的I²C总线滤波

图13所示为推荐的RC滤波器,用于抑制I²C总线的干扰。将33pF电容靠近MAX3580封装边沿放置。

晶体参考时钟

MAX3580晶体参考时钟一般可以与解调器共用,从而节省解调器晶体成本和尺寸。MAX3580晶振工作在较宽的频率范围,因此,可以选择适用于解调器时钟的频率。MAX3580的参考时钟缓冲引脚通过串联的1kΩ电阻和10nF电容,驱动解调器参考时钟引脚。注意,最好选择较低的可用频率。参考频率较低时有助于降低MAX3580的PLL噪声,特别是在VHF频段,具有更高的灵敏度余量。

应谨慎设计,以确保MAX3580的晶振参考频率容限能够满足解调器所要求的±50kHz反旋。为达到这一要求,选择合适的晶体频率容限,保证串联反馈电容的总电容(附录A原理图中的C19、C18和C20)等于晶振的负载电容,最好是使这些反馈电容相等。请与当地的Maxim现场应用工程师或客户经理联系,以获得帮助。

MAX3580的参考晶振电路也可以用作高阻参考时钟输入,由外部时钟源驱动(不建议使用该方法,因为参考时钟谐波会降低MAX3580的性能)。当使用外部参考时钟时,通过交流耦合电容驱动MAX3580 XB输入,振幅大约为1.5VP-P,不要连接XE。注意,外部参考时钟的相位噪声在1kHz至100kHz,失调超过-140dBc/Hz。

其它注意事项

  • MAX3580应采用独立的稳压器供电,以减小数字干扰。
  • 为降低MAX3580 IC不同电路的耦合,电源布线最好采用星形结构,在中心VCC节点采用较大的旁路电容。VCC走线从该节点分出,每条走线连接至MAX3580的不同VCC引脚。连接VCC引脚的每个旁路电容都要尽可能靠近引脚放置。在一个VCC引脚连接多个旁路电容时,小电容应更靠近引脚放置。每个旁路电容至少使用一个过孔,以实现低电感接地通路。
  • 靠近MAX3580的XB和XE引脚放置晶体。
  • 三个地引脚(GND_PLL、GND_CP和GND_TUNE)必须通过单独的接地过孔连接到地平面。它们不能直接连接到裸焊盘。
  • 差分I通道的两条引线应相互靠近,Q通道也应如此。使I和Q引线尽可能短。
  • 解调器中的目标电平是设置控制AGC方案的重要参数。对于本应用笔记,目标解调器输入电平是285mVP-P差分CW信号。为测量这一电平,闭环AGC控制达到稳态后,DVB-T输入信号为666MHz、-50dBm,采用64QAM以及3/4码率,并保持AGC不变。然后,关断调制,将输入CW频率增大到667MHz,得到1MHz基带信号。最后,使用高阻差分探针(200kΩ || < 1pF)测量在解调器输入得到的电平。
  • MAX3580双工器应用笔记3700,“用于MAX3580的前端双工滤波器”。

结论

可以通过双环路或单环路AGC方案控制MAX3580增益。双环路具有更好的大信号性能,较低的BOM成本,但需要使用带两路PWM输出的解调器以及更复杂的软件。测量显示两种方案均符合NorDig 1.0.3标准,本应用笔记详细介绍了这些方案。

附录A. 双环路AGC应用原理图

附录A. 双环路AGC应用原理图
更详细的图
(PDF, 211kB)

附录B. 单环路AGC应用原理图

附录B. 单环路AGC应用原理图
更详细的图
(PDF, 210kB)