应用笔记 1062

设计紧凑的电信电源


摘要 : 本应用笔记介绍了一个针对电信应用的紧凑的5W反激式高频开关转换器,并对大部分设计过程进行了讨论,包括:功率级选择和设计、变压器设计、磁芯尺寸计算、RCD缓冲器设计、MOSFET选择、输入和输出滤波器设计、频率补偿、功耗和效率计算、以及布局及安全准则。

电信电源要求工作于一个很宽的输入电压范围(36V至75V),但在48V具有最优的电路性能。这种电路设计应该紧凑、高效,而且具有低截面,以便能够置于紧密的卡槽之间。本应用笔记将讨论一个用于电信应用的5W反激式转换器,该转换器基于MAX5021 IC—通用离线式电源控制器。

电信系统包含众多的线卡。它们并行连接到高功率背板上,每一个都具有自己的输入滤波电容和低电压电源转换器。大量输入滤波电容的并联使每一个的值限制到仅几个微法,使电源设计相当困难。

MAX5021 IC是一款高频率、电流模式PWM控制器,适合用于宽输入范围的隔离式电信电源。它可用来设计小型、高效的电源转换电路。固定的262kHz开关频率使开关损耗控制在适当范围内,同时又适度地减小了功率元件的尺寸。IC内部含有大滞回的欠压锁定电路,具有极低的启动电流。这种低损耗设计非常适合于具有宽输入电压范围和低输出功率的电源。逐周期电流限制(利用内部的高速比较器实现)降低了对于MOSFET和变压器的超额设计要求。其它特性还包括最大占空比限制和高峰值输出和吸收电流驱动能力。参考设计(图1)展示了一个输入电压范围在36V至72V的5W反激式转换器。

图1. 该款适合于电信应用的反激式转换器基于MAX5021 PWM控制器,可提供5V、5W输出。
图1. 该款适合于电信应用的反激式转换器基于MAX5021 PWM控制器,可提供5V、5W输出。

功率级设计

电源设计的第一步是决定转换拓扑。选择拓扑的条件包括输入电压范围、输出电压、初级和次级电路中的峰值电流、效率、外形参数和成本。

对于一个具有1:2输入电压范围、5W输出的小外形参数电源,反激拓扑是最佳的选择,这种拓扑所需元件数最少,有利于降低成本和外形参数。反激变压器可设计为连续或非连续模式工作。非连续模式中,变压器磁芯在关断周期完全传送其能量,连续模式则在能量传送完成前开始下一个周期。在此情况下,基于以下原因选择非连续模式:它使磁性元件中的能量存储最大化(因此降低了元件尺寸);简化了补偿(没有右半平面的零点);具有较高的单位增益带宽。

非连续工作模式的一个缺点是初级和次级电路中较高的峰/均电流比。较高的比率意味着较高的RMS电流,会导致更高的损耗和更低的效率。对于低功率转换,非连续模式的优点显然要多于缺点。而且,该IC的驱动能力已足以驱动可承载此峰值电流的大型开关MOSFET。对于电信应用,MAX5021在此拓扑中使用标准的MOSFET,很容易获得15W的功率输出。

变压器设计

变压器设计中降低损耗、提高效率的关键是选择一个合适的磁芯。磁芯和绕组面积乘积决定了变压器能够处理的功率及其温升。选择磁芯时还需要考虑拓扑(绕组中的平均电流与RMS电流之比)、输出电流、效率和外形参数。下面将一步一步地解释如何设计一个非连续模式的变压器。请注意第一个方程是通用的,第二个方程只用于采用MAX5021的电源在40°C温升时的情况。

  • 估算满足要求的最小面积乘积,选择一个具有适当外形参数的磁芯和线轴。
  • 计算次级绕组电感,应保证磁芯在最小关断时间内储能完全释放。
  • 根据供应最大负载所需的能量计算初级绕组电感。
  • 计算初级匝数。
  • 计算次级和偏置绕组匝数。
  • 计算磁芯AL值。
  • 计算初级RMS电流,估算次级RMS电流。
  • 考虑适当的绕组顺序和变压器结构以降低漏感。
1. 利用下面的公式,估算满足要求的最小面积乘积:



其中:
= 要求的转换器效率;
KP = 分配给初级绕组的面积(通常为0.5);
KT = 初级RMS电流和平均电流之比(对于非连续反激拓扑一般为0.55到0.65);
KU = 窗口填充系数(0.4到0.5);
J = 电流密度(9.862x106 A/m2时窗口温升低于40°C);以及
BMAX = 最大工作磁通密度,单位为特斯拉(通常用在0.12T到0.15T)。

选择一个面积乘积(AP)等于或大于以上计算数值的磁芯,同时注意磁芯的横截面积。以下表格给出了不同输出功率所对应的磁芯尺寸、AP和磁芯横截面积(Ae):

输出功率与磁芯尺寸

表1.
Output Power (W) Core Size AP (mm4) Ae (mm2)
Up to 2 EPC-10 30 9.4
3 to 4 EEM-12.7 90 12
5 to 8 EPC-13 145 12.5
9 to 12 EFD-15 216 13.5

(参见附录中的举例。)

2. 正如先前所讨论的,非连续工作模式要求磁芯在关断周期完全放电。次级电感量决定了磁芯完全放电所需的时间。可用下面的公式计算次级电感:



其中:
VD = 次级二极管正向压降,单位为伏特。
IOUT = 最大额定输出电流,单位为安培。

3. 导通周期初级绕组中上升的电流在磁芯中建立起一定的能量,在随后的关断周期被释放出来提供输出功率。初级电感必须在导通期间储存足够的能量以支持最大输出功率。



4. 接下来计算初级绕组匝数,必须保证初级绕组在最大V-s面积作用下最大磁通密度未超出上限。最大峰值工作电流出现在最大占空比时。



其中:
Ae = 磁芯截面积,单位为平方米。

5. 四舍五入初级匝数至最接近的整数,并根据四舍五入后的初级绕组匝数计算次级绕组和偏置绕组的匝数。参照以下公式:



次级和偏置电路整流二极管的正向压降分别假定为0.2V和0.7V。请参考二极管制造商提供的数据资料核实这些数据。同样,四舍五入次级和偏置绕组的匝数为最接近的整数。

6. 磁芯AL值与磁路中的气隙有关。MOSFET导通期间大部分能量被储存于气隙中。为降低电磁辐射,可将气隙开在磁芯的中柱上。



7. 变压器制造商还须知道初级、次级和偏置绕组中的RMS电流,以便确定线径。考虑到趋肤效应,建议采用不超过28AWG的线径。可将多线并绕以达到符合要求的线径。多丝绕组被非常普遍地用于高频转换器。初级和次级绕组中的最大RMS电流发生在50%占空比(最低输入电压)和最大输出功率的情况下。采用下面的公式计算初级和次级RMS电流:



偏置电流通常低于10mA,这样在选择线径时主要考虑的是绕线的便利性而非其载流能力。

8. 为了降低开关关断时的漏感尖峰,合理的绕线技术和顺序非常重要。例如,可以将次级绕组 夹在两半初级绕组之间,并使偏置绕组靠近次级绕组,这样偏置电压会跟随输出电压。

MOSFET选择

MOSFET的选择条件包括最大漏极电压、峰值/RMS初级电流和封装所允许的最大耗散功率(不超出结温限制)。MOSFET漏极承受的电压是输入电压、次级电压透过变压器匝比的反射、以及漏感尖峰的总和(图2描述了漏极电压和初级电流的关系)。MOSFET的最大额定VDS必须高于最坏情况下的漏极电压(最大输入电压和输出负载)。

图2. 这个示波器照片显示了图1电路工作于VIN = 36V、VOUT = 5V、IOUT = 1A时的状态。开关MOSFET (Q1)漏极电压(上面的波形)以50V/div显示,初级电流(下面的波形)为0.65A/div。
图2. 这个示波器照片显示了图1电路工作于VIN = 36V、VOUT = 5V、IOUT = 1A时的状态。开关MOSFET (Q1)漏极电压(上面的波形)以50V/div显示,初级电流(下面的波形)为0.65A/div。



较低的最大额定VDS意味着较短的沟道,更低的RDS(ON),更低的栅极电荷和更小的封装。因此,可取的做法是,选择较低的NP/NS比,并且将漏感尖峰控制在较低水平下,通过这些手段降低VDS(MAX)要求。可采用电阻/电容/二极管(RCD)缓冲网络来抑制尖峰。

初级RMS电流可被用来计算MOSFET的直流损耗。MOSFET的开关损耗和工作频率、总栅极电荷和关断过程中的交叉传导损耗有关。导通期间的交叉传导损耗可以忽略,因为非连续传导模式中初级电流是从零开始的。为避免在上电过程和故障情况下损坏,有必要降额使用MOSFET。利用下面的公式估算MOSFET的功率损耗:



其中:
QG = MOSFET的总栅极电荷,单位为库仑;
VCC = 偏置电压,单位为伏特;
tOFF = 关断时间,单位为秒;
cDS = 漏源电容,单位为法拉。

RCD缓冲网络设计

为了降低对于MOSFET的VDS要求,建议在初级侧采用RCD缓冲器来抑制漏感中的能量所激发的尖峰。缓冲器消耗了这些能量,不然的话,它们只能由MOSFET自身来消耗。缓冲器中的电容必须有足够高的容量来吸纳漏感能量,使MOSFET漏极电压不会超出容许范围。可以用下面的公式计算这个电容:



其中:
LL = 漏感,由变压器厂商提供(对于本文所讨论的变压器,通常为1µH到3µH)。
VSPIKE = 电压尖峰,典型为30V至50V。
IPK = 峰值初级电流,在本例中(最坏情况下)等于限流门限除以RSENSE

二极管必须为快速开关型,反向隔离电压至少等于MOSFET的额定VDS(MAX)。电阻的选择应使RC时间常数2至3倍于开关周期。电阻的耗散功率是漏感能量乘频率,再加上电容两端直流偏压所产生的功率两者之和。利用下面的公式可以估算电阻的功率消耗:



其中:
DMIN = 最小占空比 = DMAX/2。(对于片式电阻,建议降额50%。)

输入滤波器设计

输入滤波器降低了转换器脉冲电流的交流成分,这样使转换器对于输入电源呈现为一个直流负载。这个滤波器的设计参数有RMS纹波电流容量、输入电压和允许反射回电源的交流分量水平。

由于非连续模式的反激式转换器要在每个周期内通过电容ESR吸取三角形的峰值电流,需要采用大型铝电解电容,因为它们具有低ESR和高纹波电流容量。不幸的是,对于一个分布式供电系统,相并联的转换器输入滤波电容加在一起,可能会在启动时产生无法接受的浪涌电流。作为另一种选择,你也可以采用陶瓷电容,以获得低ESR和高纹波电流容量。同时又保持较低的总电容。

输入峰峰纹波电压包括因电容ESR (ΔVESR)和因电容器电荷损失所造成的电压降(ΔVC)。对于低ESR陶瓷电容,可以使来自于电荷损失和ESR纹波的贡献之比为3:1,可利用下面的公式估算电容器的电容量和ESR:



选择一个具有足够RMS纹波处理能力,同时又不会使内部温升过高的电容(图3)。采用下面的公式估算输入电容中的RMS纹波:



图3. 这个示波器照片显示了图1电路工作于VIN = 72V、VOUT =5V、IOUT = 1A时的状态。电路的输入电压纹波以500mV/div显示(下面的波形),漏极电压为50V/div (上面的波形)。
图3. 这个示波器照片显示了图1电路工作于VIN = 72V、VOUT = 5V、IOUT = 1A时的状态。电路的输入电压纹波以500mV/div显示(下面的波形),漏极电压为50V/div (上面的波形)。

输出滤波器设计

对于输出电容的要求取决于负载端所能接受的峰峰纹波电平。反激式转换器中的输出电容要在开关导通时间内供应负载电流。而在关断周期,随着磁芯能量的释放,变压器次级绕组将损失的电荷补充回来,并且同时供应负载电流。同样,输出纹波是输出电容器ESR所产生的电压降(ΔVESR)和开关导通时间内因电荷损失所产生的电压降(ΔVC)两者之和。MAX5021的高开关频率降低了对于电容量要求。建议采用低ESR的钽电容,因为它们具有令人满意的电容量和ESR组合,可以利用下面的公式计算电容量和ESR:



其中:
DOFF为放电占空比,可用下面的公式计算:



除此之外,次级电流的di/dt流过输出电容的ESL时还会产生额外的尖峰噪声,叠加在输出纹波上。一个小的LC滤波器就可以抑制掉这些低能量的尖峰,并且它也有助于衰减开关频率纹波。为了尽量减小滤波器的相位滞后效应,确保其不影响补偿,应将其转角频率设计在远离预估闭环带宽一个十倍频程以上。图4示出了采用和未用LC滤波器时的峰峰纹波波形。采用一个1µF到10µF的低ESR陶瓷电容,利用以下公式计算电感量:



其中:
fC = 预估闭环带宽。

图4. 这个示波器照片显示了图1电路工作于VIN = 72V、VOUT = 5V、IOUT = 1A时的状态。采用LC滤波器后电路具有更低的输出电压纹波(下面的波形,100mV/div),比不采用时改善了很多(上面的波形,200mV/div)。
图4. 这个示波器照片显示了图1电路工作于VIN = 72V、VOUT = 5V、IOUT = 1A时的状态。采用LC滤波器后电路具有更低的输出电压纹波(下面的波形,100mV/div),比不采用时改善了很多(上面的波形,200mV/div)。

功率损耗考虑

高频开关转换器的损耗可能会很大,因为开关损耗和直流损耗是简单相加的。要将开关损耗保持在最低水平,仔细地挑选元件是很有必要的。MAX5021被设计为具有足够高的工作频率,以便降低无源元件的尺寸,同时又具有尽可能低的开关损耗。MAX5021的低启动电流和低静态工作电流使控制电路中的功率损耗降至最低。为了进一步降低开关损耗,达到更高的转换器效率,选用一个具有较低栅极电荷和栅到漏电容的MOSFET,并且平衡MOSFET的直流和开关功率损耗。参见下图所示的转换效率随输出电流的变化曲线(图5),利用以下公式可计算出MOSFET中的直流和开关损耗:



其中:
QG = MOSFET的栅极总电荷,单位为纳库仑;
VCC = VCC电压(MAX5021的引脚4);
tF = 关断时间,单位为秒;
VD = 关断时的漏极电压,单位为伏特;
fSW = 开关频率(262kHz);
IPK = 初级峰值电流,单位为安培。

图5. 该图显示了图1电路的效率随输出电流的变化曲线
图5. 该图显示了图1电路的效率随输出电流的变化曲线

在次级侧采用肖特基二极管可以获得低VDS和低反向恢复损耗。采用下面的公式计算次级二极管中的直流损耗,忽略因开关过程而产生的反向恢复损耗:



其中:
VFB = 次级二极管于ISPK/2时的正向压降,单位为伏特。

为了降低变压器初级和次级间的漏感,可以将次级绕组夹在两个半初级绕组中间。采用多股线绕组可以降低趋肤效应所造成的损耗。

频率补偿

由于没有右半平面(RHP)的零点,非连续反激式转换器的闭环频率补偿简化为一个单纯的极-零对。不会在RHP零点的位置产生带宽限制。环路经由并联调节器、光电耦合器以及MAX5021内部的PWM比较器而闭合。误差放大器的极零点位置根据现有的PWM增益、输出滤波器极点和ESR零点频率而定。按照下面的公式计算电流模式转换器的PWM增益、输出电容滤波器极点、以及输出电容器的ESR零点:



电容滤波器极点(fP):



电容ESR零点(fz):



其中:
RL = 负载电阻;
CTR = 光电耦合器的电流传输比;
R = 主侧通路检流电阻;以及
CO = 输出滤波电容。

总的环路增益等于PWM增益(APWM)乘以分压器和误差放大器(并联调节器)的增益。最坏情况下的相位裕量(PM)出现在满负载工作时。

误差放大器、光电耦合器和PWM组合后的响应过于复杂,难于分析。因而可以采用已有的补偿网络画出从控制到输出的闭环传输函数波特图。然后将零点和极点放在适当的位置,以便在过零频点获得最大的“相位凸起”。为了保持-1增益斜率至超越过零频点,可将误差放大器的极点放在ESR零点位置。用下面的公式计算误差放大器的零点(fZE)和极点(fPE):



优化的电路板设计可以获得8kHz的闭环带宽和44°的相位裕量。图6所示的波特图基于图1电路,补偿元件采用图中标出的数值。

图6. 该波特图显示了图1电路工作于图中所示元件参数时的稳定性
图6. 该波特图显示了图1电路工作于图中所示元件参数时的稳定性

通过切换负载(20µs内从100mA到1A),我们可以检验其负载瞬态响应,你会在输出电压上看到一个小的偏移和快速建立过程中的波动(图7)。一个过补偿的转换器会增加其响应时间,并且还会在打开过程中造成输出电压过冲。图8显示了一个优化的补偿环路的表现。

图7. 图1电路的瞬态响应:IOUT为1A/div (下面的波形),VOUT为100mV/div (上面的波形)。
图7. 图1电路的瞬态响应:IOUT为1A/div (下面的波形),VOUT为100mV/div (上面的波形)。

图8. 这个启动波形取自具有优化补偿环路的图1电路。电路具有48V输入电压(下面的波形,20V/div),和带有1A负载的5V输出电压(上面的波形,2V/div)。
图8. 这个启动波形取自具有优化补偿环路的图1电路。电路具有48V输入电压(下面的波形,20V/div),和带有1A负载的5V输出电压(上面的波形,2V/div)。

布局和安全准则

高频开关转换器会产生高摆率的电压和电流波形。为了使电压尖峰和电磁辐射降至最低,应该最大限度减小电流环路和印刷线条中的寄生电感。合理的元件摆放是缩短高频线条的关键。依照以下步骤可以获得良好的布局:

  • 尽可能减小由输入电容正端、变压器初级、MOSFET开关、检流电阻和输入电容负端构成 的环路。
  • 尽可能缩短从MAX5021到开关MOSFET的栅极驱动线条。
  • RCD缓冲器元件尽可能靠近输入电容和MOSFET开关。
  • 连接到MAX5021 VCC、VIN和CS引脚的陶瓷电容应靠近IC放置。
  • 尽可能减小由变压器次级、次级二极管和输出电容组成的环路。
  • 为了在PCB上有效散热,在MOSFET漏极、变压器次级和次级二极管上大面积敷铜。
电路类型(SELV、TNV-1、TNV-2或TNV-3)及其玷污程度(取决于电路所处环境)决定了对于初级和次级电路的间隔和爬电要求。至于不同电路元件之间的最小间隔和爬电距离,请咨询你的安全工程师或参考Underwriters Laboratory标准UL60950。

附录 - 变压器设计

给定规格VIN = 36V至72V,VOUT = 5.1V及IOUT = 1.1A,步骤如下:

第一步,面积乘积(AP):



选择EPC13 (TDK型号—PC44EPC13-Z)
磁芯Ap和Ae



第二步,次级电感(LS):



第三步,初级电感(LP):



第四步,初级匝数(NP):



四舍五入初级匝数,NP = 48t。

第五步,次级和偏置绕组匝数(NS和Nbias):



四舍五入次级匝数,NS = 9t;



四舍五入偏置绕组匝数,Nbias = 20t。

第六步,磁芯数值:



第七步,初级和次级RMS电流(IPRMS和ISRMS):



下一步
EE-Mail 订阅EE-Mail,接收关于您感兴趣的新文档的自动通知。
© , Maxim Integrated Products, Inc.
The content on this webpage is protected by copyright laws of the United States and of foreign countries. For requests to copy this content, contact us.
APP 1062:
应用笔记 1062,AN1062, AN 1062, APP1062, Appnote1062, Appnote 1062